用于快速EEPROM存贮器阵列的错误管理处理制造技术

一种方法，利用错误检测和纠正电路（５６），在错误能够影响由快速ＥＥＰＲＯＭ存贮器阵列提供的数据的准确性之前检测并校正错误，其中所述的错误能够在快速ＥＥＰＲＯＭ存贮器阵列（２３）的以多位单元格式存储的数据中产生。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
专利
本专利技术涉及快速EEPROM存贮器阵列，更具体地，本专利技术涉及用于为这种阵列提供错误管理的方法和装置。现有技术最近，快速存贮器(快速EEPROM存贮器)已经用作长期存贮器的一种新形式。快速EEPROM存贮器阵列由大量的浮置栅金属氧化硅场效应晶体管器件构成，这些晶体管器件典型地以行和列的形式和电路一起构成存贮器单元，其中的电路用于访问特定单元和将这些单元的存贮器晶体管设置成不同的存贮器状态。这种存贮器晶体管可以通过在其浮置栅上存储电荷而进行编程。当电源从该阵列中移去时这些电荷能够保持住。其电荷电平可以通过询问这些器件而检测。这种阵列可以用来提供硬盘驱动器的一种更加小而轻的功能等效物，它的操作速度更快并且对物理损坏不敏感。快速EEPROM存贮器阵列特别适用于便携式计算机，这种计算机中的空间非常宝贵，并且其重量也特别重要。在最初的设计中，每个快速EEPROM存贮器件存储一位数据。如果编程快速EEPROM存贮器件而使得电荷存储在浮置栅上，那么其状态一般称为“0”或编程态；而如果几乎没有或没有电荷存储在浮置栅上，则其一般称为“1”或擦除态。最近已经发现，用于快速EEPROM存贮器阵列的晶体管器件可以制成以一些高于所述擦除态电荷电平的多个不同电平存储电荷。实质上，在编程或擦除过程中，通过改变施加到器件端子上的电压和施加的持续时间，可以在这种器件的浮置栅上存储四个或更多的不同的电荷电平(包括擦除电平)；并且可以检测到这些不同的电荷电平(器件状况或状态)。这样就允许在存贮器阵列中的快速EEPROM器件中每一器件存储的位数多于1位并且极大地增加了这种阵列的存储量。采用这种方法的器件称为多位单元。在快速EEPROM单元中的多于1位数据的存储产生了一些问题。对任意特定存贮器件来讲，由于其可存储的电荷的最大值实质上是固定的，因此，当存储多个电平时，在表示由单元存储的不同数据值的电荷电平之间的差别将非常小。不同的电荷电平通过与参考单元上的电荷电平比较而被读取。电荷往往会从某些存贮器件的浮置栅上随着时间而泄漏。仅存储1位数据的器件的浮置栅上的相对小的泄漏量可以改变多位单元的电荷电平，而这个改变足以在与参考电荷电平比较时产生一错误值。因此，由于从存储一些不同的电荷电平的特定快速EEPROM单元的浮置栅上的电荷泄漏而引起更多的错误是可能的。希望能够纠正因快速EEPROM存贮器件的浮置栅的泄漏而引起的错误，使得这些错误不会影响存储的数据的正确性。专利技术简述因此，本专利技术的一个目的是提供一种方法和装置，用于保证存储在快速EEPROM存贮器阵列中的数据的完整性，其中的每个存贮器件能够存储多于1位的数据。本专利技术的这种和其它的目的可利用包括错误检测和纠正电路的装置和一种方法来实现，其中的方法在错误能够影响由快速EEPROM存贮器阵列提供的数据的正确性之前，利用所述电路检测并纠正能够在以多位/单元的格式存储于快速EEPROM存贮器阵列的数据中产生的那些错误。通过参考附图所作的详细描述，将会更好地理解本专利技术的这种和其它目的和特性，在附图中，所有的几幅图中的相同部分由相同的标记来指示。附图说明图1是可以采用本专利技术的一计算机的方框图。图2是根据本专利技术构成的快速EEPROM存贮器阵列的方框图。图3说明了一对存贮器芯片和用于图2所示的存贮器阵列中的控制电路。图4说明了在根据本专利技术构成的存贮器阵列的一部分中控制信息和数据的安置。图5是一流程图，说明了根据本专利技术而实施的一种方法。图6说明了错误检测和纠正电路的应用。符号和术语下面的详细描述的某些部分根据对计算机存贮器中的数据位操作的符号表示来描述。这些描述和表示是数据处理
的普通技术人员采用的方式，以便最有效地将其工作的实质传播给本领域的其它技术人员。这些操作是那些需要物理量的物理处理的操作。通常，虽然不是必须，但是这些量采用能够存储、传送、比较、合并和其它处理的电或磁信号的形式。已经得到证明的是，主要是共同的理由，将这些信号称作位、值、元素、符号、字符、记录项、数、或类似物通常是方便的。但是，应该记住的是，所有这些和类似术语与相应的物理量相关联，并且仅仅是用于这些量的方便的标记。而且，执行的处理常常涉及术语，诸如加或比较等，它们常常与人完成的精神活动相关联。在大多数情况下，在这里描述的构成本专利技术的一部分的任意操作中，人的这种能力是不需要的或不想要的；这些操作是机器操作。用于执行本专利技术的操作的可用的机器包括通用数字计算机或其它类似设备。在所有的情况中，应该考虑在操作计算机中的操作方法和其自身的计算方法之间的差别。本专利技术涉及一种方法和装置，用于在处理电或其它(例如，机械、化学)物理信号以产生其它所需的物理信号中操作计算机。在本说明书中，在其名字中包括“#”的信号被认为是一个低态有效信号。用于信号的术语“确立”(assert)表示此信号有效而不管其电平为高或低。术语“撤销”(de-assert)表示此信号是无效的。详细描述现在参见图1，这是根据本专利技术的一个实施例配置的数字系统的说明性的方框图。本专利技术可应用在利用快速EEPROM存贮器阵列的任意系统中。例如计算机系统。这样的系统10的一部分包括一中央处理单元11，它执行提供的各种指令以控制系统10的操作。所述中央处理单元11连接到适用于在系统10的各部件之间传送信息的总线12。连接到总线12的有主存贮器13，主存贮器13典型地由动态随机存取存贮器构成，所述动态随机存取存贮器以一种现有技术中本领域技术人员公知的方式安置，用于在电源提供给系统10期间存储信息。连接到总线12的还有诸如长期存贮器16等的各种外围部件和诸如数据可以写入其中的帧缓冲器17等各种电路，所述数据可以传送到诸如用于显示的监视器18等输出设备。不用通常用作长期存贮器的机电硬盘驱动器，而是可以利用快速EEPROM存贮器阵列作为长期存贮器16。这种快速EEPROM存贮器阵列可以是一位或多电平存贮器系统(其中的一个存储单元可以存储多于1个二进制位的存贮器系统)，并且还可以包括用于控制存贮器阵列操作的电路，这些操作包括与读、编程(写)、和擦除存贮器阵列相关联的所有操作。图2以方框图的形式说明了诸如图1所示出的存贮器系统16。存贮器系统16通过接口20连接到总线12。接口20提供适当的电路用于将总线12上供给的信号提供到快速系统总线21。快速系统总线21在接口20和逻辑电路22之间传送信号。在一个实施例中，此逻辑电路22是一个专用集成电路(ASIC)，它提供用于完成和协调诸如快速EEPROM存贮器阵列的读、写、擦除、和确定各部分状态等的快速存贮器系统16的各种操作的逻辑。逻辑电路22用作一个命令中心并且通过快速总线24控制在多个快速EEPROM芯片对23中产生的操作，从而使得这些芯片一起成为一个长期存贮器系统。为了本专利技术的目的，应该注意到编码电路55和译码及纠正电路56包含在逻辑电路22中。如将要解释的那样，这些电路55和56用于完成一部分在本专利技术中所用的错误检测和纠正。逻辑电路22在其操作中由微处理器28协助，所述微处理器28在微处理总线25上与随机存取存贮器26和只读存贮器27相联系。为了本专利技术的目的，以一种本领域的技术人员公知的方式，微处理器28、随机存取存贮器26和只读存贮本文档来自技高网...

【技术保护点】
一种管理在一快速电可擦除可编程只读存贮器（ＥＥＰＲＯＭ）阵列中的数据的方法，其中的阵列包括分别可擦除的用于以扇区存储数据的存贮器件的块，此方法包括步骤： 检测在一所读阵列的扇区中存在的错误， 如果没有检测到错误，则终止检测过程， 如果检测到错误数小于第一错误数，则校正错误， 如果检测到错误数大于第一错误数，则对阵列的此扇区重试错误检测， 在重试后，如果检测到错误数小于第二错误数而大于第一错误数，则校正错误， 如果检测到错误数大于第二错误数但小于第三错误数，则将阵列的这个块标记为可疑，其中第二错误数为错误校正处理能够校正的最大值，第三错误数是能够检测到的最大值，并且然后 校正检测到的错误， 重写此扇区数据到一新位置， 检测此块在前面是否已经标记为可疑， 如果此块在前面已经标记为可疑，则使此块脱离服务；并且 如果检测到错误数大于第三错误数，则使此块脱离服务。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M克里斯托弗森，S威尔斯，G艾特伍德，M鲍尔，A法兹奥，R哈斯本，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]