数据接口及使用数据接口的高速通信系统技术方案

本发明专利技术的数据接口及使用该接口的高速通信系统。在处理器间进行数据通信的数据接口具有按时钟信号将数据发送侧的写入侧处理器的数据写入的写入侧寄存器组、接后面的时钟将写入侧寄存器组中的数据传送并写入而且由数据接收侧的读出侧处理器读出数据的读出侧寄存器组１３、根据所述写入侧处理器的地址信号与写入信号向所述写入侧寄存器组的寄存器有选择地写入的写人控制手段１５、１４－１－１４－ｎ、以及根据读出侧处理器的地址信号从所述读出侧寄存器组的寄存器有选择地读出的读出控制手段１６、１７构成，利用写入侧与读出侧的寄存器的双重缓存器结构，将地址信号与数据信号分别连接于写入侧与读出侧，各处理器能没有相互干扰地传送数据。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在处理器之间进行数据通信的数据接口及使用数据接口的高速通信系统。本专利技术涉及利用由多个微处理器构成的多微处理器结构的运算处理系统对例如机械设备、电动机等控制对象进行控制等情况下的微处理器之间以更高速度进行数据通信的接口及使用数据接口的高速通信系统。向来，在利用多个微处理器进行控制的情况下，有的微处理器从控制对象接收表现控制对象状态的信息，再根据该控制信息进行运算处理，对控制对象直接发出命令(下称控制侧处理器)，有的微处理器根据传送接口、主机接口及外部接口来的信息对单个或多个控制侧处理器发出命令(下称中央处理器)。在控制侧处理器与中央处理器之间，作为命令、消息及各种控制信息等的通信方法，可进行串行(serial)传送、并行(parallel)传送或使用双端口(dual port)存储器的传送。所谓使用双端口存储器的传送，是按照在控制侧与中央侧之间预先决定的传送步骤进行从控制侧、中央侧、或两侧向双端口存储器的读/写，进行命令、图像及各种控制信息等的通信。在1个中央处理器与多个控制侧处理器之间进行各种控制信息通信时必须具备下面所述的条件。(1)中央处理器向各控制侧处理器送出该信息的时间相对于各处理器进行高速取样的短时间高速运算周期来说是稍长一点，而在送出的时间内必须可靠地进行数据的通信。(2)中央处理器与各控制侧处理器之间必须进行通信的数据有数十到数百个字单位，必须不超过电路功能一次能够送出的数据规模。(3)考虑到各控制侧处理器进行的高速取样的短时间高速度运算的周期，中央处理器关于该信息的通信，对各控制侧处理器进行运算的时间有影响，但不能进行超过各控制侧处理器的运算周期的处理，又，与各控制侧处理器进行的该信息的通信，中央处理器也影响本身的处理时间，但不能进行超过中央处理器的运算周期的处理。(4)中央处理器及控制侧处理器之间一次通信的控制信息数据形成具有一致性的数据块的形式，不能某一数据通信成功，而某一数据通信失败。为了满足这些条件，在中央侧的一个和控制侧的多个处理器之间，如何实现各运算处理体系和电路，其实现方法如下。在以往的串行传送方法中，可以选择同步或非同步传送。如果一个字是一个字节，而且收发一个字左右的信息，则进行通信的两个处理器能够互不干扰地进行通信。但是在必须进行通信的数据量超过上述数量时，接收侧如果怎么也不通知发送侧处理器已经接收到数据，则发送侧就不能传送后面的数据。其结果是，运算周期不同的2个处理器在进行通信的中央侧与控制侧的处理器之间必须有交换「发送完成/发送未完成」、「接收完成/接收未完成」的确认信息的握手动作，为了进行控制信息数据通信的确认处理，相互干涉相互的运算处理周期，全部处理时间过长。又，可以考虑在以往的串行传送中在接口电路块的接收数据存储缓存器设置存储数十到数百字的数据的大缓存器，一旦接收的数据达到预定的数目，就产生接收完成标志，使得能够判断接收侧处理器是否可以开始接收数据。但是即使这样做，由于控制侧或中央处理器从串行接口的缓存器读出数据的时刻和串行接口将数据存入缓存器的时刻有冲突，运算周期长的处理器数据接收失败的可能性变大，数据不能以规定的取样周期可靠接收，数据接收的可靠性下降。为了防止发生这样的情况，必须在通信端点两侧设置高速通信专用的处理器，一手进行出错处理等，但是在这种情况下，由于使用通信处理器，产生了这样的问题，就是通信处理器与中央处理器或控制侧处理器等使用怎么样的步骤能够可靠地进行控制信息数据的传送而不对相互的运算处理发生影响，中央处理器与控制侧处理器的通信也必须解决相同的问题。在并行传送中，显然在传送时控制信息数据必须在双方取得同步的时刻进行通信。如果由于一方以中断等在控制信息数据的通信处理中进行别的处理，则数据传送不能执行。某一方必定要为另一原因执行中断处理，就导致相互干涉相互的运算处理周期，全部处理时间过长。在使用双端口存储器的传送中，也可以用BUSY端子等禁止访问，使得在对一侧进行访问时不能访问另一侧，能够两侧不取得同步地工作。但是在运算周期短的各控制侧处理器预先读出双端口存储器中的数据时，运算处理周期长的中央处理器无法将控制信息数据写入双端口存储器(即传送数据)。虽然在失败后可以再次传送数据，但是在保持一度传送出的一连串的数据的一致性的控制信息的通信中，只有双端口存储器的电路结构是不能够在控制侧处理器设置双端口存储器的读出禁止期的。而且中央处理器再度送出数据使中央处理器的运算处理时间延长。又例如日本专利实开平1-91959号公开了设置写入用和读出用的2个缓存器的方法，在接收写入信号或读出信号之后规定的时间后在两个缓存器之间进行数据传送。但是一旦相互传送的运算装置的运算速度不同、或是数据的通信频度不同，则会发生缓存器之间的数据传送不能可靠地进行的情况。本专利技术是为了解决上述问题而作出的，其目的在于得到能够在处理器之间相互的运算处理操作和时间互不干涉地进行控制数据通信的数据接口及使用该数据接口的高速通信系统。本专利技术的目的还在于得到使在处理器之间进行一次通信的控制信息数据能够构成一个数据块以保持一致性的数据传送的数据接口及使用这种数据接口的高速通信系统。鉴于上述目的，本专利技术是一种在处理器之间进行数据通信的数据接口，其特征在于，具备按照时钟信号将发送数据一侧的写入侧处理器的数据进行写入的写入侧寄存器组，写入这些写入侧寄存器组的数据利用后来的时钟动作进行传送并写入的、而且由接收数据一侧的读出侧处理器读出数据的读出侧寄存器组，根据所述写入侧处理器的地址信号和写入信号向所述写入寄存器组中的寄存器有选择地进行写入用的写入控制手段，以及根据读出侧处理器的地址信号对所述读出侧寄存器组中的寄存器有选择地进行读出用的读出控制手段。又，本专利技术的数据接口，其特征在于，所述写入控制手段具有根据所述写入侧处理器的地址信号和写入信号产生向所述写入寄存器组的寄存器有选择地进行写入用的写入用选择信号的寄存器写入用选择信号生成电路，以及写入侧选择电路，该写入侧选择电路在所述写入侧寄存器组的每一寄存器设置，通常选择将所述读出侧寄存器组对应的寄存器的数据加以反馈的数据，在根据所述写入用选择信号进行选择时，选择所述写入侧处理器的数据，然后将上述选择的数据提供给所述写入侧寄存器组的寄存器，所述读出控制手段由根据所述读出侧处理器的地址信号产生对所述读出侧寄存器组的寄存器有选择地进行读出用的读出用选择信号的寄存器读出用选择信号生成手段，以及连接于所述读出侧寄存器组的各寄存器、并将根据所述读出用选择信号选择的所述读出侧寄存器组的寄存器的数据输出到所述读出侧处理器的读出侧选择电路构成。又，本专利技术的数据接口，其特征在于，所述写入控制手段在所述读出侧处理器进行读出期间禁止从所述写入侧寄存器组向所述读出侧寄存器组传送数据，而在读出完成之后自动进行传送。又，本专利技术的数据接口，其特征在于，所述写入控制手段具有根据所述写入侧处理器的地址信号和写入信号产生向所述写入寄存器组的寄存器有选择地进行写入用的写入用选择信号的寄存器写入用选择信号生成电路，还具有写入侧选择电路及第2写入侧选择电路，该写入侧选择电路在所述写入侧寄存器组的每一寄存器设置，通常选择将所述写入侧寄存器组的寄存器的数据加以反馈的数据，在本文档来自技高网...

【技术保护点】
一种在处理器之间进行通信的数据接口，其特征在于，具备： 按照时钟信号将发送数据一侧的写入侧处理器的数据进行写入的写入侧寄存器组， 写入这些写入侧寄存器组的数据利用后来的时钟动作进行传送并写入的、而且由接收数据一侧的读出侧处理器读出数据的读出侧寄存器组， 根据所述写入侧处理器的地址信号和写入信号向所述写入寄存器组中的寄存器有选择地进行写入用的写入控制手段，以及 根据读出侧处理器的地址信号对所述读出侧寄存器组中的寄存器有选择地进行读出用的读出控制手段。

【技术特征摘要】

【专利技术属性】
技术研发人员：山川茂树，後闲博，大辻昭男，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]