数字信号处理器，滤波处理方法和记录介质技术

在ＤＳＰ中，在寄存器单元（１０）和对积求和单元（１１）进行对积求和计算的过程中，可以相互并行地和同时地存取Ｘ存储器（３）和Ｙ存储器（４）。当控制器（１８）确定所要滤波的数据表Ａ和Ｂ都被存储在Ｘ存储器（３）中时，其在Ｙ存储器（４）中分配一存储区（４ａ），并将数据表Ｂ复制到该存储区（４ａ）。控制器（１８）控制包含寄存器单元（１０）和对积求和单元（１１）的对积求和计算单元，以执行对积求和计算处理（滤波处理）。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
,滤波处理方法和记录介质的制作方法
本专利技术涉及用于进行(此后称为DSP)中两个数据表之间的“对积求和”(sum-of-product)处理(此后称为滤波处理)的技术。通常，DSP具有两个分别布置在不同位置并与各自的独立数据总线连接的存储器(X存储器和Y存储器)，并在进行计算处理的同时对这两个存储器进行存取。其中，通过重复对积求和计算来实现滤波处理。因此，常用的DSP包括一种以硬件形式实现的机理，用于在存取数据后重复对积求和计算或进行地址相加。常规DSP的基本结构与本专利技术的一个实施例中所描述的DSP(附图说明图1)的基本结构相同，将在对本专利技术优选实施例的详细描述中对其进行专门解释。下面将参照图1，7和8对常规DSP的操作进行说明。图7是显示常规DSP中进行的滤波处理的流程图。当处理开始时，控制器18分别在数据指针寄存器12和13中设置存储在X存储器3和/或Y存储器4中的要进行滤波的两个数据表各自的头地址(步骤D1)。当根据所设置地址存取任意一个数据表时，控制器18在地址相加值寄存器14中设置所要增加到该地址的值，以便读出随后的数据(步骤D2)。控制器18通过X数据总线5和/或Y数据总线6分别从存储在X存储器3和/或Y存储器4中的两个数据表读出头数据(步骤D3)。然后，控制器18在寄存器19中设置滤波处理过程中重复进行对积求和计算的次数(步骤D4)，并控制对积求和计算单元(包括对积求和单元11和寄存器单元10)以便使用两个数据表进行滤波处理(步骤D5)。在步骤D5的滤波处理过程中，在到达了所设置的次数(步骤D5a)之前，控制器18重复以下操作进行对积求和计算处理；从X存储器3和/或Y存储器4中存储的两个数据表读取数据；和增加该数据的地址。在必要时，控制器18向数据表中写入数据(步骤D5b)。当根据寄存器19中设置的次数(步骤D5a)，重复进行了计算处理、读取数据、地址相加和写入数据的操作时，该滤波处理结束。如上所述，当使用DSP进行滤波处理时，如果分别将两个数据表相互分离地存储在X存储器3和Y存储器4中，在步骤D3和D5b中对两个数据表的写入数据操作和读出数据操作可以在一个时钟周期内并行进行。但是，该两个数据表被存储在X存储器和Y存储器中的一个中，如图8所示，对两个数据表的写入数据操作和读出数据操作是在两个时钟周期内进行的。因此，滤波处理的规模越大，其所需的时间越长。在这种情况下，在常规DSP中，事先分别在X存储器和Y存储器中布置所要滤波的数据表，以便获得可能的高速滤波处理。但是，在以这种方式布置数据表的情况下，用于滤波处理的算法依赖于对X存储器3和Y存储器4的区分。这样所造成的缺陷是，在不改变算法的情况下无法在两个存储器之间传送数据表，并且无法在X存储器和Y存储器中灵活地布置数据表。在现今的多媒体处理中，滤波处理的规模已越来越大，并且存在以多种机理来进行滤波处理的趋势。例如，在称为CELP(码激励线性预测)的语音压缩处理中，编码器中包括有解码器中的算法，以便进行预测处理，从而共同使用多个滤波器。因此，在很多情况下，在一个专用滤波处理的例程中可能要访问多个数据表。在近年来，倾向于在一个实时OS(操作系统)上进行多个多媒体处理。因此，更加需要能够在动态地将数据布置在X存储器3和Y存储器4中的同时，高效地使用有限数量的存储器资源。因此本专利技术的一个目的是提供一种，一种滤波方法，和一种存储该方法的计算机可读记录介质，其中能够高速进行滤波处理以及灵活地布置所要滤波的数据表。根据本专利技术的第一方面，提供一种，其具有能够并行存取的两个存储器(3，4)，并且所要滤波的两个数据表被存储在两个存储器(3，4)中的任意一个中，该包括表确定装置(18)，用于确定两个数据表是否都仅存储在两个存储器(3，4)之一中；存储区分配装置(18)，用于当表确定装置确定出两个数据表仅存储在两个存储区(3，4)之一时分配一存储区，以便将两个数据表之一复制到两个存储器(3，4)中的另一个存储器中；第一表复制装置(18)，用于将两个数据表之一复制到由存储区分配装置(18)分配的存储区中；和滤波处理装置(10，11，15，16，18)，用于使用由第一表复制装置(18)复制的一个数据表和仅由两个存储器(3，4)中的一个存储的两个数据表中的另一个数据表，进行滤波处理。在上述中，当所要滤波的两个数据表仅存储在两个存储器中的一个时，将一个数据表复制到另一个存储器中所分配的存储区。因此，所要滤波的两个数据表被分别存储在该两个存储器中。然后，滤波处理装置可以并行地存取在不同存储器中存储的两个数据表，并进行滤波处理。这使得进行滤波处理所需的时间减少。在这种中，无需为了获得高速的滤波处理而将所要滤波的两个数据表事先存储在不同的存储器中。因此，可以灵活地将所要滤波的数据表存储在任意一个存储器中，或同时存储在两个存储器中。根据本专利技术的第二方面，提供了一种记录有程序的计算机可读记录介质(20)，该程序用于对控制器进行控制以执行以下步骤写确定步骤(步骤A8a)，用于在滤波处理步骤(步骤A4-A8)中确定是否进行写处理以将数据写入滤波处理中复制到存储区的数据表中；和第二表复制步骤(步骤A10)，用于将该存储区中写入了数据的数据表复制到两个存储器(3，4)之一中的原始存储区中。因此，如果独立于提供上述的计算机可读记录介质，可以将常规使用的定制为本专利技术的。通过下面的详细说明和附图可以对本专利技术的以上目的以及其它目的和优点有更清楚的理解，在附图中图1是显示根据本专利技术一个实施例的DSP的结构的方框图；图2是显示根据本专利技术的实施例的滤波处理的流程图；图3是专门显示图2的滤波处理中包含的存储器分配处理的流程图；图4是解释存储器分配处理的图；图5是专门显示图2的滤波处理中包含的存储器释放处理的流程图；图6是显示根据本专利技术实施例，在两个存储器之间处理并行载入和存储操作时，进行对积求和计算的时钟周期数目的示意图；图7是显示常规滤波处理的流程图；和图8是显示根据常规方法，在一个存储器中处理载入和存储操作时，进行对积求和计算的时钟周期数目的示意图。下面将参照附图对本专利技术的优选实施例进行说明。图1是根据该实施例的DSP的结构的方框图。如图所示，该DSP具有分别布置在不同位置的X存储器3和Y存储器4。X存储器3和Y存储器4分别连接到各自的数据总线(即X数据总线5和Y数据总线6)。在由稍后所述的计算单元进行的计算过程中，可以同时地和并行地存取X存储器3和Y存储器4。X存储器3在其预定存储区中分别存储两个数据表A和B。每个数据表A和B具有所要滤波的“n”个表单元。该数目“n”对应于后面所述的滤波处理的重复次数。Y存储器4具有存储区4A，如稍后所述，该存储区被分配用来复制另一个数据表的数据内容，并在完成滤波处理后将数据内容从中释放。作为对积求和计算单元的该DSP还包括寄存器单元10，其包括分别用于存储从数据表A和B读出的数据的寄存器7和8，用于存储代表对积求和计算的前一结果的数据的寄存器9，和用于设置对积求和计算的重复次数的寄存器19；对积求和单元11，用于将寄存器7存储的数据和寄存器8存储的数据相乘，并将所得的乘积和寄存器9存储的所有数据相加。此外，该DSP具有地址单元16，其包括用于存本文档来自技高网...

【技术保护点】
一种数字信号处理器，具有两个能够并行存取的存储器（３，４），所要滤波的两个数据表被存储在两个存储器（３，４）中的任意一个中，所述处理器包括：表确定装置（１８），用于确定两个数据表是否都仅存储在两个存储器（３，４）之一中；存储区分配装 置（１８），用于当所述表确定装置确定两个数据表仅存储在两个存储器（３，４）之一中时，分配一存储区，以便将两个数据表之一复制到两个存储器（３，４）中的另一个存储器中；第一表复制装置（１８），用于将两个数据表之一复制到由存储区复制装置（１８ ）分配的存储区中；和滤波处理装置（１０，１１，１５，１６，１８），用于使用由所述第一表复制装置（１８）复制的一个数据表和仅存储在两个存储器（３，４）之一中的两个数据表中的另一个数据表，进行滤波处理。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：三栖胜哉，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]