编码方法、解码方法、编码装置及解码装置制造方法及图纸

本申请提供了一种编码方法、解码方法、编码装置及解码装置。所述编码方法包括：获取原始编码数据的第一比特流，所述第一比特流包括取值相同的连续多位比特位；判断所述连续多位比特位的位数是否超过预设位数；若超过，则在所述连续多位比特位中选取至少一个目标位；将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位；将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流。整个编码方法逻辑简单，提高了编码效率，降低了设计的复杂性，提高了编码的可靠性。

【技术实现步骤摘要】
编码方法、解码方法、编码装置及解码装置
本申请涉及数据传输领域，具体涉及一种编码方法、解码方法、编码装置及解码装置。
技术介绍
数字信号编码技术旨在使二进制0/1数字数据变换成具有一定极性、幅度、比特速率，跳变规则的方波波形。信号在串行传输的过程中，传输的数据可以被编码成包含有时钟频率分量的码流，使得接收端可以从码流中提取时钟同步信息，时钟同步信息可以保证接收端按照正确的时序从接收到的信号中再生出原始数据，然而信号在传输过程中连续的0或者连续的1的个数过多时，接收端始终数据恢复时很容易会发生相位移位或者频率偏差，这种错误被称为误码。因此，通过对传输的数据进行编码避免信号在传输过程中连续的0或连续的1的个数过多。然而，为了信号传输的可靠性和安全性，现有的编码方法普遍较为复杂，导致其数据编码的速度过慢，从而影响信号传输品质。再者，现有的编码方法由于大多都较为复杂，其实施的硬件成本亦无法降低。因此，有必要提供一种编码方法、解码方法、编码装置及解码装置，以解决上述问题。
技术实现思路
本申请提出一种编码方法、解码方法、编码装置及解码装置旨在解决现有技术中存在的由于编码方法繁琐、编码速度过慢、编码实施过程中硬件成本较高等技术问题。第一方面，本申请提供了一种编码方法，所述方法包括：获取原始编码数据的第一比特流，所述第一比特流包括取值相同的连续多位比特位；判断所述连续多位比特位的位数是否超过预设位数；若超过，则在所述连续多位比特位中选取至少一个目标位；将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位；将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流。在本申请一些可能的实现方式中，所述在所述连续多位比特位中选取至少一个目标位包括：获取所述连续多位比特位的位数与所述预设位数的比值，并将所述比值向上取整，获得第一整数值；在所述连续多位比特位中选取与所述第一整数值相同的多个目标位；所述将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位包括：将所述多个目标位进行取反逻辑运算，获得多个标志位；所述将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流包括：将所述多个标志位插入至所述连续多位比特位中，获得编码比特流。在本申请一些可能的实现方式中，所述在所述连续多位比特位中选取至少一个目标位包括：获取所述连续多位比特位的位数与所述预设位数的比值，并将所述比值向下取整，获得第二整数值；在所述连续多位比特位中选取与所述第二整数值相同的多个目标位；所述将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位包括：将所述多个目标位进行取反逻辑运算，获得多个标志位；所述将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流包括：将所述多个标志位插入至所述连续多位比特位的首位比特位和所述连续多位比特位的末位比特位之间，获得编码比特流。在本申请一些可能的实现方式中，所述多个标志位中的相邻两个标志位之间间隔的位数小于或等于所述预设位数，且所述多个标志位中的相邻两个标志位之间间隔的位数大于或等于1。在本申请一些可能的实现方式中，所述第一比特流为8位数据，所述编码比特流为9位数据或10位数据。在本申请一些可能的实现方式中，所述编码方法还包括：判断所述编码比特流是串行数据还是并行数据；若所述编码比特流为并行数据，则将所述编码比特流转换成串行数据。第二方面，本申请还提供了一种解码方法，所述方法包括：获取待解码数据的编码比特流；识别所述编码比特流中的标志位；删除所述标志位，获得解码比特流。在本申请一些可能的实现方式中，在所述识别所述编码比特流中的标志位之前还包括：判断所述编码比特流是串行数据还是并行数据；若所述编码比特流为串行数据，则将所述编码比特流转换成并行数据。第三方面，本申请还提供、一种编码装置，所述编码装置包括：编码获取单元，用于获取原始编码数据的第一比特流，所述第一比特流包括取值相同的连续多位比特位；判断单元，用于判断所述连续多位比特位的位数是否超过预设位数，若超过，则在所述连续多位比特位中选取至少一个目标位；逻辑运算单元，用于将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位；编码单元，用于将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流。第四方面，本申请还提供了一种解码装置，所述解码装置包括：解码获取单元，用于获取待解码数据的编码比特流；识别单元，用于识别所述编码比特流中的标志位；解码单元，用于删除所述标志位，获得解码比特流。第五方面，本申请还提供一种计算机设备，所述计算机设备包括：一个或多个处理器；存储器；以及一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行以实现第一方面中任一项所述的编码方法，或者配置为由所述处理器执行以实现第二方面中任一项所述的解码方法。第六方面，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器进行加载，以执行第一方面任一项所述的编码方法中的步骤，或者以执行第二方面中任一项所述的解码方法中的步骤。本申请提供的编码方法、解码方法、编码装置及解码装置，在编码的过程中，只需对第一比特流中的取值相同的连续多位比特位进行判断，并根据判断结果对至少一个目标位进行简单的取反逻辑运算，对应生成至少一个标志位，并将至少一个标志位插入至取值相同的连续多位比特位中即可获得编码比特流。整个编码方法逻辑简单，降低了编码的复杂性，提高编码速度的同时还提高了编码的可靠性；进一步地，由于编码逻辑简单，可减少实施编码方法的硬件模块，降低硬件成本。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请实施例提供的编码方法的流程图；图2是本申请实施例提供的第一种步骤S102的流程图；图3是本申请实施例提供的第一比特流为8位数据时的一种编码和解码示意图；图4是本申请实施例提供的第二种步骤S102的流程图；图5是本申请实施例提供的第一比特流为8位数据时的另一种编码和解码示意图；图6是本申请实施例提供的第一比特流为16位数据时在编码和解码过程中的变化示意图；图7是本申请实施例提供的解码方法的流程图；图8是本申请实施例提供的解码方法中数据类型转换的流程图；图9是本申请实施例提供的编码装置的结构示意图；图10是本申请实施例提供的解码装置的结构示意图；图11是本申请实施例本文档来自技高网...

【技术保护点】
1.一种编码方法，其特征在于，所述方法包括：/n获取原始编码数据的第一比特流，所述第一比特流包括取值相同的连续多位比特位；/n判断所述连续多位比特位的位数是否超过预设位数；/n若超过，则在所述连续多位比特位中选取至少一个目标位；/n将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位；/n将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流。/n

【技术特征摘要】
1.一种编码方法，其特征在于，所述方法包括：
获取原始编码数据的第一比特流，所述第一比特流包括取值相同的连续多位比特位；
判断所述连续多位比特位的位数是否超过预设位数；
若超过，则在所述连续多位比特位中选取至少一个目标位；
将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位；
将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流。


2.根据权利要求1所述的编码方法，其特征在于，所述在所述连续多位比特位中选取至少一个目标位包括：
获取所述连续多位比特位的位数与所述预设位数的比值，并将所述比值向上取整，获得第一整数值；
在所述连续多位比特位中选取与所述第一整数值相同的多个目标位；
所述将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位包括：
将所述多个目标位进行取反逻辑运算，获得多个标志位；
所述将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流包括：
将所述多个标志位插入至所述连续多位比特位中，获得编码比特流。


3.根据权利要求1所述的编码方法，其特征在于，所述在所述连续多位比特位中选取至少一个目标位包括：
获取所述连续多位比特位的位数与所述预设位数的比值，并将所述比值向下取整，获得第二整数值；
在所述连续多位比特位中选取与所述第二整数值相同的多个目标位；
所述将所述至少一个目标位进行取反逻辑运算，获得至少一个标志位包括：
将所述多个目标位进行取反逻辑运算，获得多个标志位；
所述将所述至少一个标志位插入至所述连续多位比特位中，获得编码比特流包括：
将所述多个标志位插入至所述连续多位比特位的首位比特位和所述连续多位比特位的末位比特位之间，获得编码比特流。


4.根据权利要求2或3所述的编码...

【专利技术属性】
技术研发人员：刘金风，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：广东;44