振荡器及电子装置制造方法及图纸

本发明专利技术提供了一种振荡器及电子装置，该振荡器包括交叉耦合对管、连接在所述交叉耦合对管与电源电压端之间的多个分支电路、连接在所述交叉耦合对管与地端之间的多个尾电流源以及连接所述交叉耦合对管的谐振电容；每个所述分支电路包括与所述交叉耦合对管串联的可变电阻；各个所述尾电流源受控于同一恒定电压信号。该振荡器因其各个尾电流源均工作在亚阈值区，因此可以获得较低的功率；同时，该振荡器还可以避免当电源或地噪声较大时振荡器的电流发生较大的变化，进而保持输出信号的频率恒定；另外，该振荡器对温度变化不敏感，抗温度干扰能力更强。与此同时，该振荡器可以通过其可变电阻来微调其振荡频率，具有较好的微调线性度。

【技术实现步骤摘要】
振荡器及电子装置
本专利技术涉及振荡器
，特别涉及一种振荡器及电子装置。
技术介绍
振荡器(voltage-controlledoscillator)在现代数字电路(特别是高速电路)和模拟电路(特别是射频收发机电路)中有着广泛的应用，在数字系统中主要用于低抖动的时钟信号源等，在模拟系统中主要用作低相位噪声的本振信号源等。且随着微电子技术的发展，微电子电路对低功耗振荡器(lowpoweroscillator，LPO)的需求也越来越强烈。请参考图1，现有技术中一种振荡器的具体电路结构包括：交叉耦合对管、晶体管M3～M6以及谐振电容C，其中，交叉耦合对管包括晶体管M1、M2，M1的栅端连接M2的漏端和M4的源端，形成输出节点out，M2的栅端连接M1的漏端和M3的源端，M3的栅端连接M3的漏端、M4的栅端和漏端以及电源电压端VDD，M1的源端连接谐振电容C的一端以及M5的漏端，形成连接节点X，M2的源端连接谐振电容C的另一端以及M6的漏端，形成连接节点Y，M5的栅端和M6的栅端均接入可变的控制电压信号Vinvco，M5的源端和M6的源端均接地端VSS。其中M5和M6作为尾电流源，控制电压信号Vinvco的改变可微调尾电流源M5、M6的电流，以微调振荡器的振荡频率。M1～M6的阈值电压均相同，均为VTHN。假设上述振荡器开始工作时，M1截止，M2导通，图1所述的振荡器中的电流流向如图2所示，为了更清楚的显示此时的电路关系，将图2所示的电路简化为图3所示的等效电路，其中，输出节点out处的输出电压Vout＝VY＝VDD-VTHM3-VTHM2＝VDD-2VTHN。当连接节点X处放电至Vx＝Vout-VTHM1＝VDD-3VTHN时，M1导通，由此，连接节点X处的电压Vx上升至VDD-2VTHN，连接节点Y处的电压VY跳变为VDD-VTHN并开始放电直至电压下降至Vx＝Vout-VTHM1＝VDD-3VTHN，此时，M2再次导通，M1截止。由此可见，连接节点Y处在一次完整的放电过程中电压从VY变化为Vx，总的电压变化量为2VTHN。由此得到谐振电容C的放电时间Δt以及振荡器的振荡频率fosc如下：上述的振荡器存在以下缺陷：1、该振荡器不适合低功率(LowPower)情况，因为它工作在饱和区；2、若该振荡器工作在亚阈值区，振荡频率fosc的振幅不同，因为在亚阈值区，当控制电压信号Vinvco有较小浮动或者电源电压端VDD或地端VSS上噪声较大时，尾电流源M5、M6的电流会有较大的浮动，导致振荡器的输出信号振幅不稳定，且振荡器的振荡频率微调线性度不佳。3、该振荡器输出表达式中VTHN温度系数高，因此对于不同的工作频率会引起振荡器的输出频率明显的变化。
技术实现思路
本专利技术的目的在于提供一种振荡器及电子装置，能够适用于低功率情况。为实现上述目的，本专利技术提供一种振荡器，其包括交叉耦合对管、连接在所述交叉耦合对管与电源电压端之间的多个分支电路、连接在所述交叉耦合对管与地端之间的多个尾电流源以及连接所述交叉耦合对管的谐振电容；每个所述分支电路包括与所述交叉耦合对管串联的可变电阻；各个所述尾电流源受控于同一恒定电压信号。可选地，所述交叉耦合对管包括第一晶体管和第二晶体管，所述第一晶体管的漏端连接所述第二晶体管的栅端以及相应的一个所述分支电路，所述第一晶体管的栅端连接所述第二晶体管的漏端以及相应的另一个所述分支电路，所述第一晶体管的源端连接一个所述尾电流源以及所述谐振电容的一端，所述第二晶体管的源端连接另一个所述尾电流源以及所述谐振电容的另一端。可选地，每个所述分支电路还包括负载晶体管，所述负载晶体管连接在所述电源电压端和所述可变电阻之间或者连接在所述可变电阻和所述交叉耦合对管之间。可选地，所述第一晶体管和所述第二晶体管均为NMOS晶体管，所述负载晶体管为NMOS晶体管或者PMOS晶体管。可选地，每个所述尾电流源包括尾电流晶体管，所述尾电流晶体管连接在所述交叉耦合对管和所述地端之间，且所述尾电流晶体管的栅端接入所述恒定电压信号。可选地，所述尾电流晶体管为NMOS晶体管或PMOS晶体管。可选地，所述振荡器的振荡频率随着所述可变电阻的阻值的变化而变化。基于同一专利技术构思，本专利技术还提供一种电子装置，其包括至少一个本专利技术所述的振荡器。可选地，所述电子装置还包括连接所述振荡器的运算放大器以及连接所述运算放大器的驱动电路。可选地，所述电子装置具有数字系统或者模拟系统，所述振荡器为所述数字系统的时钟信号源或者为所述模拟系统中的本振信号源。与现有技术相比，本专利技术的技术方案至少具有以下有益效果之一：1、由于各个尾电流源均受控于同一恒定电压信号，即各个尾电流源在该恒定电压信号的控制下均为固定的尾电流源，并均工作在亚阈值区，由此可以使得振荡器获得较低的功率，进而适用于低功率情况。2、当所述振荡器工作在亚阈值区时，由于振荡器的输出频率仅与电阻阻值以及谐振电容的容值相关，与偏置电流(即各个尾电流源和负载晶体管中的电流)大小不相关，因此可以避免当电源电压端或地端的噪声较大时振荡器的电流发生较大变化，进而使得振荡器能够保持输出信号的频率恒定，解决了现有技术中的振荡器因电源电压端或地端的噪声较大而导致输出信号的频率变化较大的问题。3、该振荡器的输出频率仅与可变电阻的阻值以及谐振电容的容值相关，由于可变电阻和谐振电容的温度系数均很小，因此该振荡器的输出频率对温度变化不敏感，抗温度干扰能力更强。4、该振荡器可以通过其可变电阻来微调其振荡频率，具有较好的微调线性度，有利于振荡器的振荡频率的精细调节。附图说明图1是现有技术中的一种振荡器的具体电路结构示意图。图2是图1所示的振荡器的电流流向示意图。图3是图2所示的电路简化后的等效电路图。图4是本专利技术一实施例的振荡器的电路结构示意图。图5是图4所示的振荡器的输出信号的周期与可变电阻的阻值之间的关系曲线图；图6是图4所示的振荡器的输出信号的波形图。图7是本专利技术一实施例的电子装置的结构示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的技术方案作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图4，本专利技术一实施例提供一种振荡器，其包括交叉耦合对管、连接在所述交叉耦合对管与电源电压端VDD之间的多个分支电路、连接在所述交叉耦合对管与地端VSS之间的多个尾电流源以及连接所述交叉耦合对管的谐振电容C。本实施例中，所述交叉耦合对管包括第一晶体管M1和第二晶体管M2，所述交叉耦合对管连接两个分支电路以及两个尾电流源，且一个分支电路由可变电阻R1和负载晶体管M3串联形成，另一个分支支路由可变电阻R2和负载晶体管M4串联形成，两个尾电流源分别为尾电流晶体管M5本文档来自技高网...

【技术保护点】
1.一种振荡器，其特征在于，包括交叉耦合对管、连接在所述交叉耦合对管与电源电压端之间的多个分支电路、连接在所述交叉耦合对管与地端之间的多个尾电流源以及连接所述交叉耦合对管的谐振电容；每个所述分支电路包括与所述交叉耦合对管串联的可变电阻；各个所述尾电流源受控于同一恒定电压信号。/n

【技术特征摘要】
1.一种振荡器，其特征在于，包括交叉耦合对管、连接在所述交叉耦合对管与电源电压端之间的多个分支电路、连接在所述交叉耦合对管与地端之间的多个尾电流源以及连接所述交叉耦合对管的谐振电容；每个所述分支电路包括与所述交叉耦合对管串联的可变电阻；各个所述尾电流源受控于同一恒定电压信号。


2.如权利要求1所述的振荡器，其特征在于，所述交叉耦合对管包括第一晶体管和第二晶体管，所述第一晶体管的漏端连接所述第二晶体管的栅端以及相应的一个所述分支电路，所述第一晶体管的栅端连接所述第二晶体管的漏端以及相应的另一个所述分支电路，所述第一晶体管的源端连接一个所述尾电流源以及所述谐振电容的一端，所述第二晶体管的源端连接另一个所述尾电流源以及所述谐振电容的另一端。


3.如权利要求2所述的振荡器，其特征在于，每个所述分支电路还包括负载晶体管，所述负载晶体管的栅端和漏端连接；所述负载晶体管连接在所述电源电压端和所述可变电阻之间或者连接在所述可变电阻和所述交叉耦合对管之间。


4.如权利要求3所述的振荡器，其特征在于，...

【专利技术属性】
技术研发人员：董祖奇，
申请(专利权)人：长江先进存储产业创新中心有限责任公司，
类型：发明
国别省市：湖北;42