用于帧中继网络和异步传输模式网络互通的方法以及装置制造方法及图纸

揭示了一种用于帧中继网络和异步传输模式网络互通的方法以及装置。利用主从中央处理单元作为硬件结构，通过软件来揭示、转换和发送两种不同的数据包。从中央处理单元的数目可以大于１。主中央处理单元的逻辑结构包括配置管理模块、邮箱处理模块、信令模块、定时器模块、告警模块和通信模块。从中央处理单元的逻辑结构包括高级数据链路控制处理模块、异步传输模式处理模块、协议处理模块、数据存储模块以及通信模块。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及通信技术，说得更详细些，本专利技术涉及在帧中继(Frame Relay,FR)网络和异步传输模式(Asynchronous Transfer Mode,ATM)网络之间进行互通的方法及其装置。在FR网络和ATM网络互通或者在FR接口接入ATM网络时，在FR网络和ATM网络之间需要一个同时支持FR和ATM的互通单元来完成FR数据帧和ATM信元的接收、转换和发送。其中，在FR至ATM方向是把高级数据链路控制(High LevelData Link Control,HDLC)的帧转换为ATM适配层5(ATM Adaption Layer 5,AAL5)的帧，而在ATM至FR方向是把AAL5的帧转换为HDLC的帧。就专利技术人所知，在现有技术中，FR和ATM之间的互通主要是通过硬件逻辑来实现的。但是，用硬件来实现这种互通的缺点是不容易升级和灵活性较差。目前还没有使用软件实现FR和ATM之间的互通。本专利技术的目的是设计一种利用中央处理单元(CPU)通过软件来接收、转换和发送两种不同的数据包的方法和装置，来完成FR数据帧和ATM信元之间的相互转换和转发，实现FR网络和ATM网络之间的互通。本专利技术采用一个主CPU和数个从CPU来完成FR和ATM的数据包转发。要求所采用的CPU带有通信控制器，能够支持HDLC和SAR(Segmentation andReassembly，分接和复接)。其中，主CPU用于控制，而从CPU用于数据包转发。作为整个系统的控制模块，主CPU完成链路建立、配置管理以及与上层控制管理系统通信等功能。在主CPU中包括有配置管理模块、邮箱处理模块、信令模块、定时器模块、告警模块以及通信模块。作为系统的数据包转发模块，从CPU用于处理FR和ATM的数据转发。在从CPU中包含有HDLC处理模块、ATM处理模块、协议处理模块、数据存储模块以及通信模块。每个从CPU构成一个独立的模块，负责若干路HDLC数据和ATM信元之间的转发。主CPU和从CPU之间通过一条内部ATM信元通道进行通信。主CPU通过该通道发送命令来控制从CPU，而从CPU通过该通道响应主CPU的命令。从CPU相互之间不进行通信。采用本专利技术的主从CPU包转发方法的优点在于(1)硬件结构简单，采用模块化结构，由一个主CPU模块和数个相同的从CPU模块组成系统结构，每个从CPU均为一个独立模块。(2)采用CPU结构，包转发由软件完成，避免设计复杂的转发逻辑，容易实现和升级。软件采用模块化结构，可以通过升级软件来达到升级系统的目的。(3)采用主从CPU结构，主CPU用于控制，从CPU用于包转发。由于在物理上分开了控制和转发这两个功能，因此有利于系统的管理，也能节约CPU的资源，提高转发速度。下面将结合附图详细描述本专利技术的实施例。在这些附图中附图说明图1是本专利技术的网络结构的示意图；图2是本专利技术的互通单元的系统结构的示意图；图3(a)是本专利技术的互通单元的主CPU模块的逻辑图；图3(b)是本专利技术的互通单元的从CPU模块的逻辑图；图4是建立永久虚连接(Permanent Virtual Connection,PVC)链路的流程图；图5是从FR至ATM方向的处理流程图；以及图6是从ATM至FR方向的处理流程图。参见图1，该图示出实现本专利技术的FR和ATM互通的网络结构。图中，标号11表示FR网络，12是ATM交换机，13是上层控制管理系统，14是FR和ATM互通单元，15是ATM终端，16是FR终端。图1中，A是业务互通通道，B是网络互通通道。现在参见图2，该图是本专利技术的互通单元的系统结构示意图。在本实施例中，一共使用了五片CPU来构成互通单元14，其中标号为141的一片CPU是用作控制的主CPU，而标号为142、143、144和145的另外四片CPU是用作系统的数据包转发的从CPU。这五片CPU都选用MPC860SAR，因为它带有通信控制器，并且支持HDLC和SAR，符合使用要求。每个从CPU接两路HDLC物理端口。标号146代表ATM信元的SAR模块，它用于把来自从CPU142-145的ATM信元复接成一路ATM信元，送至ATM交换网络，以及把从ATM交换网络送来的ATM信元分接至从CPU142-145。图2中，符号C对应于全部的HDLC通道(如果每个从CPU有两条HDLC通道，则总共有八条HDLC通道)，符号D代表ATM信元通道，而符号E代表主从通信的ATM信元通道。下面结合图3(a)和3(b)分别描述FR和ATM互通单元的主CPU141和从CPU之一的CPU142。应该指出，实际上，从CPU的数目没有限制。虽然在图2所示的本实施例中采用了四片相同的CPU作为从CPU142-145，但为了说明方便起见，在图3(b)中只示出从CPU142的逻辑示意图。现在参见图3(a)，该图是FR和ATM互通单元的主CPU141的逻辑示意图。图中，标号1411是邮箱处理模块，用于和上层控制管理系统的通信，接收从上层控制管理系统送来的建立链路、删除链路、设置端口属性、设置信令激活状态以及获取链路统计信息等各种命令，并且送至下述的配置处理模块1412进行处理。邮箱处理模块1411还将下述的告警模块1414产生的各种告警上报给上层控制管理系统。标号1412是配置管理模块，它处于核心地位，用于分配和管理链路资源，确定链路的添加和删除，完成PVC连接方式、端口属性和信令激活状态的管理等功能。来自上层控制管理系统的各种命令经邮箱处理模块1411送至配置管理模块1412，由其作出相应的处理，并向从CPU发出相应的命令。为说明方便起见，假设这些命令通过主CPU141的通信模块1416发送给从CPU142的通信模块1425(图3(b))，由从CPU142执行链路的添加或删除等操作，并修改更新其数据存储模块1424(图3(b))的内容，然后通过其通信模块1425和主CPU的通信模块1416返回执行成功或失败信息，配置管理模块1412根据返回的信息通过邮箱处理模块1411向上层控制管理系统发送不同的信息。标号1413是信令模块，用于完成信令(诸如Q933A信令)功能，并将信令帧通过主CPU的通信模块1416和从CPU142的通信模块1425发送给从CPU142，再由从CPU142把信令发送到对端；而从CPU142接收到的信令帧也通过主从CPU之间的通信模块1416和1425交给主CPU的信令模块1413来处理。标号1414是告警模块，用于处理系统产生的各种告警信息，并通过邮箱处理模块1411上报给上层控制管理系统。标号1415是定时器模块，用于管理各种定时器资源。标号1416是通信模块，用于和从CPU142的通信模块1425通信。接着参见图3(b)，它是FR和ATM互通单元的从CPU之一的CPU142的逻辑示意图。图中，标号1421是HDLC处理模块，用于接收和发送HDLC数据帧，检查接收到的数据的正确性，并且把接收到的HDLC数据帧交给下述的协议处理模块1423作进一步的处理。标号1422是ATM信元处理模块，用于接收和发送ATM AAL5帧，检查接收到的数据的正确性，并且把接收到的AAL5数据帧交给协议处理模块1423作进一步的处理。标号1423是协议处理模块，用于本文档来自技高网...

【技术保护点】
一种进行帧中继网络和异步传输模式网络互通的方法，其特征在于，所述方法采用主中央处理单元控制整个互通装置，而采用从中央处理单元转发数据包。

【技术特征摘要】

【专利技术属性】
技术研发人员：薛咏波，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]