在少引线数总线上的直接存储器存取(DMA)事务处理制造技术

包括连接至存储器设备（１０８）和外部控制器设备（１２０）的主机（１０２）的系统。该主机通过有携带时间多元地址，数据和控制信息的多条通用信号线的总线连接至外部控制器设备（１２０）。该外部控制器设备（１０８）通过主机（１０２）和总线（１２４）执行与存储器设备（１０８）的直接存储器存取（ＤＭＡ）事务处理。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及计算机系统。更确切地说，本专利技术涉及计算机系统中的少引线数总线上的不同类型设备之间的通信。传统代基的计算机系统包括不同外设和存储器设备，它们通过工业标准体系(ISA)总线或扩展总线(X-总线)与系统芯片集或处理器通信。这种系统芯片集或处理器必须包括大量针(例如，大约50-70个针)和相关电路，来支持ISA总线或X-总线信号，这些信号用来接口芯片集或处理器与代基外设，包括输入/输出(I/O)或I/O控制器设备，例如并口控制器，串口控制器，超级I/O控制器，软盘控制器，键盘控制器以及存储器设备，如非易失性存储器设备，它保存例如基本输入输出设备(BIOS)信息。这些需要支持ISA总线或X-总线标准的大量的针一般增加整体系统开销。例如，芯片集或处理器需要较大的封包。较大的针总数封包一般比较小的针总数封包开销多，而且一般较易影响生产质量和在封包装配和系统集成处理过程中的可靠性问题。而且，较大的针总数封包需要较大的印刷电路板(PCB)的表面面积，计算机系统可以实现在PCB上。因此，有必要将计算机系统中的ISA总线或X-总线用这样一种总线来代替，这种总线能支持同样类型的外设，但使用相对较少数量的针或信号线。ISA总线或X-总线标准也限制了存储器的总量或I/O地址空间为至多24个字节或大约16M字节的存储器或I/O地址空间。由于有些处理器和芯片集能支持32位或64位的地址空间，取别名以前需要将处理器地址空间翻译为ISA地址空间。取别名能产生大量的一般开销，以致于可能对计算机系统的表现有负面影响。因此，有必要将ISA总线或X-总线标准用这样一种总线代替，这种总线可以支持一种地址空间，它与处理器和芯片集地址空间兼容，且潜在地是无限的。ISA总线或X-总线标准还有一个缺点是异步的。一般这增加元件的设计复杂性，它需要产生和响应ISA总线或X-总线信号。因此，有必要将ISA总线或X-总线标准用这样一种总线代替，这种总线可以支持元件间的同步通信，从而普遍地减少总线接口电路的复杂性。描述了一个系统，它包括连接到存储器设备和外部控制器设备的主机。该主机通过一种总线连接到外部控制器设备，该总线有多个携带时分多路复用地址，数据和控制信息的通用信号线。该外部控制器设备通过主机和总线与存储器设备执行直接存储器存取(DMA)事务处理。从附图和随后的详细描述，本专利技术的其它特性和优点是显而易见的。本专利技术的其它特性和优点用实例的方法加以描述且不受限于附图，在附图中同样标号表示同样部件，其中附图说明图1是少引线数(LPC)总线的计算机系统的一个实施例；图2是主机的LPC接口的一个实施例；图3是实现直接存储器存取(DMA)请求的状态机器图的一个实施例；图4是DMA请求事务处理的一个实施例；图5是实现DMA读写事务处理的状态机器的一个实施例；图6是DMA写事务处理的一个实施例；图7是DMA读事务处理的一个实施例；图8是低功率模式操作的时序图的一个实施例；公开了具有少引线数(LPC)总线的计算机系统。该LPC总线可以替换计算机系统中的ISA总线或X-总线，同时提供在例如处理器或芯片集的主机，和例如I/O或I/O控制器设备的外部设备以及存储器设备之间的通信机制。对于一个实施例，该LPC总线可以包括通用信号线，它们载有基本上全部时分多路复用地址，数据和控制信息，来实现在主机和外部设备之间的存储器，I/O，直接存储器存取(DMA)和主总线事务处理。LPC总线的一个显著优点是，它可需要显著少量的信号线(例如大约6-8条信号线)来执行由符合ISA总线和X-总线标准的大约50-70条信号线来执行的全部功能。由于LPC总线的信号线的数目相对于ISA总线和X-总线标准可以大大地减少，计算机系统的芯片集或处理器所需要的支持LPC总线的针的数目可以显著地减少。同样地，包含在每个外部设备中LPC接口可以通过LPC总线使用同等少量的针与芯片集或处理器接口。这可以导致较低的元件生产商的封包成本和较低的计算机系统生产商的系统费用。而且，这可以导致更高的质量和更可靠的封包和系统集成。LPC总线的另一个显著优点是，存储器和/或I/O地址空间并不限于通信总线中的地址线的特定数目；而是，LPC总线可以连续地携带与用来定址任何地址空间同样多的地址信号。因此，可以避免传统的存储器或I/O地址空间的取别名。LPC总线的另一个显著优点是，可用来将芯片集或处理器与外设接口的LPC接口逻辑和/或软件，可以是与执行ISA总线或X-总线标准的现存的计算机系统兼容的软件。也就是，操作系统软件或应用程序运行在LPC总线系统中不需特殊驱动程序或配置，但在ISA总线或X-总线系统中却相反。LPC总线的另一个显著优点是，它可以是一个同步总线，激活在主机和外设中的LPC接口电路，一般比异步总线接口设计需要较低复杂程度的电路。图1是计算机系统100的一个实施例，它包括通过一条LPC总线124连接到外设和存储器设备108的主机102，这些外设包括I/O或I/O控制器设备104和106。主机102可以是芯片集，处理器或者包含LPC总线124的智能接口的任何其它控制逻辑。主机102也可包括与可选ISA总线126和可选PCI或主机总线128接口的必须逻辑。主机102通过总线130与存储器110通信地址，数据和控制信息，总线130可以是本地总线或其它存储器总线。存储器130可以是系统100的主/初始存储器，如动态随机存取存储器(DRAM)，静态随机存取存储器(SRAM)，或任何其它类型的易失或非易失性存储器，它可保存例如操作系统软件，应用程序码或程序数据。I/O设备104和106可以是I/O控制设备，它们在I/O地址空间是可定址的，并控制存取外部部件，如软盘驱动器，键盘等等。I/O设备104和106可以是例如，软盘控制器，串口控制器，并口控制器，红外线控制器，键盘控制器，音频控制设备或视频控制设备。I/O设备104可以是包括I/O控制器120和122的超级I/O设备，每个I/O控制器120和122可以是例如，软盘控制器，串口控制器，并口控制器，红外线控制器，键盘控制器，音频控制设备或视频控制设备。存储器设备108是在存储器空间中可定址的外设。例如，存储器设备108可包括任何类型的易失或非易失性存储器，如DRAM，SRAM，闪存，导电式可编程只读存储器(EPROM)，导电式可擦写可编程只读存储器(EEPROM)，磁存储媒体或光存储媒体。存储器设备108可以保存主机102或I/O设备104和106的系统启动代码，管理程序代码，操作系统数据，应用程序码，程序数据，或者作为便签本函数。系统启动码可以包括在系统100中来配置或启动部件的必要软件，也可以包括BIOS信息。每个主机102和外设104，106和108分别包括LPC接口118,112,114和116，用来在LPC总线124上生成LPC信号和响应LPC信号。这些LPC接口可以通过LPC总线124激活系统100，完成存储器，I/O，DMA和主总线事务处理。每个LPC接口或输入或输出针来接收或传送信号LAD,LCLK和LFRAME#。注意某信号名后的磅符“#”表示该信号是一活动低信号。在另一实施例中，活动低信号可改变为活动高信号。LAD信号线为通用信号线，本文档来自技高网...

【技术保护点】
一种系统，包含： 一个总线，有多条通用信号线，载有时分多路复用地址，数据和控制信息； 一个主机，连接至总线； 一个存储器设备，连接至主机；以及 一个外部控制器设备，连接至总线，通过主机和总线与存储器设备进行直接存储器存取（ＤＭＡ）事务处理。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：AH加夫肯，JA本尼特，DI波伊斯纳，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]