介绍了一种基于多个综合器（２１０）的定时信号产生方案，它允许在高速源同步系统接口中产生（２５０）精确的数据和选通信号。使用了多个环路时钟信号综合器（例如锁相环、延迟锁定环）（５２０）来产生多个时钟信号。在这些时钟信号之一的过渡触发数据和选通信号。由于将多个环路锁定时钟信号综合器（５２０）用于产生时钟信号，可以以最佳的方式或者接近最佳的方式将数据和选通信号对齐。改进的数据和选通信号对齐程度能够改进数据传输速率。（*该技术在2019年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及电子系统。具体而言，本专利技术涉及在电子系统中基于多个综合器产生定时信号的方案。
技术介绍
跟普通定时数据传输方案相比，源同步数据传输方案被用来提高数据传输速率。普通的定时数据传输方案中数据传输的发送和接收端采用普通的时钟信号，而在源同步数据传输方案里，在传输数据的同时，发送装置提供一个或者多个选通信号。接收装置利用这一选通信号对进来的数据采样。为了使数据传输速率最大，选通信号决定的采样点应当在数据周期的中心点。这提供了半个数据周期的建立余量和半个数据周期的保持余量。选通信号可以由发送装置或者接收装置定位到数据周期的中心。需要的是相对于跟选通信号同时传输的数据信号将选通信号定位到中心的方法和装置。专利技术简述下面介绍基于多个综合器的定时信号产生方案。在一个实施方案里，至少部分地在一个系统时钟信号的基础之上，产生一个核心时钟信号。至少部分地在这一核心时钟信号的基础之上，产生一个总线时钟信号。至少部分地在第二个时钟信号的基础之上产生一个选通信号。选通信号对应于第二个时钟信号的交替过渡(alternative transitions)，数据在选通信号不改变状态的交替的第二个时钟信号过渡上输出。在一个实施方案里，核心时钟信号至少部分地是在系统时钟信号的基础之上产生的。第二个时钟信号也是至少部分地在系统时钟信号的基础之上产生的。选通信号至少部分地是在第二个时钟信号的基础之上产生的。选通信号对应于第二个时钟信号的交替过渡，数据是在选通信号不改变状态的交替的第二个时钟过渡上输出的。附图简述本专利技术用附图来说明，但不是要进行限制，在这些附图中，相似的引用数字指的是相似的单元。附图说明图1是适合用于本专利技术的计算机系统的一个框图。图2是适合于本专利技术的多处理器计算机系统的一个框图。图3是本专利技术一个实施方案中基于多个顺序综合器的时钟信号产生方案的一个框图。图4是图3所示电路产生的时钟信号的波形图。图5是本专利技术一个实施方案中有基于多个顺序综合器的时钟产生方案的一个处理器的框图。图6是本专利技术一个实施方案中基于多个并行综合器的时钟信号产生方案的一个框图。专利技术详述下面介绍基于多个综合器的定时信号产生方案。在以下描述中，为了进行说明，给出了多个具体的细节，以便全面地理解本专利技术。但显然，对于本领域里的技术人员而言，可以实现本专利技术而不需要这些具体细节。在其它情形下，以框图的形式说明结构和装置，以免混淆本专利技术。在本说明中“一个实施方案(one embodiment)”或者“一个实施方案(an embodiment)”指的是跟这个实施方案一起介绍的特定的特点、结构或者特性包括在本专利技术的至少一个实施方案中。在本说明中不同地方出现的短语“在一个实施方案里”不一定全都是指同一个实施方案。本专利技术提供一种时钟信号产生方案，该方案允许在高速源同步系统接口中产生精确的数据和选通信号。采用多个锁定环时钟信号综合器来产生多个时钟信号。数据和选通信号是在时钟信号之一的过渡过程中触发的。因为采用了多个锁定环时钟信号综合器来产生时钟信号，所以可以以最佳或者接近最佳的方式对齐数据和选通信号。数据和选通信号对齐程度的提高提高了数据传输速率。图1是适合于本专利技术的计算机系统的框图。计算机系统100包括总线101或者其它装置用于传递信息，还包括处理器102，跟总线101连接，用于处理信息。在一个实施方案里，处理器102是来自可以从Santa、Clara、加利福尼亚的英特尔公司获得的英特尔处理器家族的一个处理器；当然也可以使用其它的处理器。计算机系统100还包括随机存取存储器(RAM)或者其它的动态存储装置104(叫做主存储器)，跟总线101连接，用于储存信息和处理器102要执行的指令。主存储器104也可以在处理器102执行指令的时候，用于储存临时变量或者其它中间信息。计算机系统100还包括只读存储器(ROM)和/或其它静态存储装置106，跟总线101连接，用于储存静态信息和处理器102的指令。数据存储装置107跟总线101连接，用于储存信息和指令。数据存储装置107，比方说磁盘或者光盘和对应的驱动器，可以跟计算机系统100连接。计算机系统100也可以通过总线101跟显示装置121连接，比方说跟阴极射线管(CRT)或者液晶显示器(LCD)连接，用于将信息显示给计算机用户。字母数字输入装置122，包括字母数字和其它键，通常都跟总线101连接，用于传递信息和命令选择给处理器102。另一种用户输入装置是光标控制123，比方说鼠标、跟踪球或者光标方向键，用于传递方向信息和命令选择给处理器102，并控制显示器121上光标的运动。在一个实施方案里，跟总线102连接的处理器102和一个或者多个部件，比方说主存储器104，是源同步部件。当然，计算机系统100的任意一个或者多个部件都可以是源同步的。因此，计算机系统100既可以是部分源同步的，也可以是完全源同步的。在一个实施方案里，计算机系统100是一个差分选通源同步系统，其中的辅助选通信号在总线上跟数据信号并行传递。另外，计算机系统100是一个单选通源同步系统，其中的单选通信号在总线上跟数据信号并行传递。图2是适合于本专利技术的多处理器计算机系统的一个框图。计算机系统190一般都包括跟处理器总线160连接的多个处理器(例如处理器150～152)。芯片组170在处理器总线160和计算机系统190的其它部件之间提供一个接口，比方说一个系统总线(图2中没有画出)。其它的系统部件，比方说相对于计算机系统100描述的那些可以跟系统总线连接。在总线结构和处理器数量上，计算机系统190比计算机系统100具有更高的性能。在一个实施方案里，处理器总线160以源同步方式传递信息。处理器150和152可以是任意类型的处理器。在一个实施方案里，处理器150和152都来自英特尔公司的处理器家族。芯片组170以本领域里大家都知道的任意方式，在处理器总线160和计算机系统190的其余部件之间提供接口。图3是本专利技术一个实施方案中基于多个顺序综合器的时钟产生方案的一个框图。主时钟信号综合器210接收来自时钟信号发生电路或者其它电路(图3中没有画出)的系统时钟信号或者其它时钟信号。主时钟信号综合器210在系统时钟信号的基础之上产生一个核心时钟信号。在一个实施方案里，主时钟信号综合器210乘上系统时钟信号，产生核心时钟信号。如果需要，主时钟信号综合器210也可以对系统时钟信号分频，产生频率降低了的核心时钟信号。在一个实施方案里，主时钟信号综合器210是一个锁相环(PLL)装置。或者，主时钟信号综合器210可以是一个延迟锁定环(DLL)装置。在一个实施方案里，主时钟信号综合器210产生一个核心时钟信号，其频率是系统时钟频率的4倍；当然，也可以采用其它的频率关系。在一个实施方案里，系统时钟信号和核心时钟信号都有50％的工作比；当然，也可以支持其它的工作比。总线时钟产生逻辑230接收核心时钟信号，并产生一个总线时钟信号。在一个实施方案里，总线时钟信号的频率等于系统时钟信号的频率。总线时钟信号可以用于，例如，总线上部件的同步，比方说普通的同步数据传输。在一个实施方案里，用组合逻辑来产生总线时钟信号。当核心时钟信号的工作比是50％的时候，总线时钟信号不必有50％的工作比。在一本文档来自技高网...
【技术保护点】
一种电路，包括： 一个主时钟信号综合器，连接起来用于接收一个系统时钟信号，这个主时钟信号综合器能够产生一个核心时钟信号； 总线时钟信号产生逻辑，跟主时钟信号综合器连接，这个总线产生逻辑在核心时钟信号的基础之上，至少部分地在核心时钟信号的基础之上，产生一个总线时钟信号； 第二个时钟信号综合器，跟总线时钟信号产生逻辑连接，这第二个时钟信号综合器用于在总线时钟信号的基础之上，至少部分地在总线时钟信号的基础之上，产生第二个时钟信号；和 选通信号产生逻辑，跟第二个时钟信号综合器连接，这个选通信号产生逻辑用于产生一个选通信号，这个选通信号有对应于第二个时钟信号交替过渡的过渡。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：A伊尔克巴哈，SM谭，IA杨，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。