保护BIOS免于被病毒破坏的方法技术

本发明专利技术涉及一种保护ＢＩＯＳ免被病毒破坏的方法。它主要是利用快闪存储器被写入时的必要信号产生系统管理中断（ＳＭＩ），因此当存于快闪存储器的ＢＩＯＳ有写入动作时，利用ＢＩＯＳ的ＳＭＩ处理程序（ｈａｎｄｌｅｒ ｒｏｕｔｉｎｅ）即可防止病毒。该方法首先是使快闪存储器发出的必要信号接到电脑芯片组的ＳＭＩ事件来源（ＳＭＩ ｅｖｅｎｔ ｓｏｕｒｃｅ）输入管脚，使芯片组能产生对应的ＳＭＩ＃至电脑的ＣＰＵ，当ＣＰＵ接收到ＳＭＩ＃时，便能通过ＢＩＯＳ的ＳＭＩ处理程序检查存于快闪存储器的ＢＩＯＳ是否有写入，经判断结果为病毒侵入时即禁止其写入。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种电脑固件(firmware)防护的方法，尤其是涉及一种防止电脑BIOS(basic input/output system，基本输入输出系统)被病毒破坏的方法。电脑系统中最为关键的元件之一为引导(booting)用的固件，即BIOS，一般将其存于非易失性(non-volatile)的存储器中。BIOS为一种可执行代码(executable code)，使得CPU能利用执行如初始化(initialization)、由主存储器载入操作系统的核心(kernel)以及例行I/O(input/output，输入/输出)功能等工作。当电源打开时，CPU利用取出(fetch)存于BIOS中的指令码以启动电脑。BIOS的必须同时兼具两种互为冲突的要求，即(I)BIOS必须被完好保护，原因是如果BIOS被修改或破坏则整个系统便无法开机；(2)BIOS必须能被轻易修改，以准许版本加入改进功能或经除错后的更新(update)动作。通常BIOS可写在EPPOM(erasable programmable read-only memory，可擦可编程化只读存储器)中，EPPOM具有用电流无法修改的好处，要修改EPPOM存储的内容，必须先将EPPOM从插槽移出，然后以紫外线常时间照射才能实现。因此写在EPPOM中的BIOS可免于电脑病毒的侵害。但是反过来说，存于EPPOM的BIOS就不能随时地升级更新。近来，由于电脑系统结构不断的推陈出新，BIOS是否能随时更新变得相当重要，因此现在的BIOS固件便多采用快闪存储器(flash memory)。然而，由于易于修改，BIOS快闪存储器就容易受电脑病毒的破壤，一旦受到病毒的感染便会造成相当严重的后果。典型的电脑病毒侵入，病毒码将执行一代码序列(code sequence)以修改BIOS内容，一旦BISO被不当修改，受感染的可执行代码将进一步散播至BIOS码的其它区域或操作系统的核心。而且，由于BIOS是电脑系统开机后第一个被执行的程序，先于任何系统或网络扫毒软件启动之前，使得检测与扫除以侵犯BIOS为主的病毒工作更加困难，尤其这种病毒常常能够躲过扫毒软件的扫描，而变得无法获知其是否存在。现有对BIOS的保护大致上可分成两种方式(1)采用硬件(H/W)保护，即利用jumper(跨接线)或GPIO(General Purpose I/O，通用型输入/输出)控制快闪存储器Vcc 12V的输入信号，以防止快闪存储器被写入。这种方法虽然有不错的保护效果，但操作并不方便，缺点是对病毒的防范及反应略嫌消极；(2)采用软件(S/W)保护，一般常见方式即为S/W的保护，对于有些快闪存储器不支持上述的H/W保护，会直接用对快闪存储器下一组命令(command)的方式进行防毒。然而这种方法的缺点是这组命令为快闪存储器制订的规格之一，因此很容易被病毒以软件的方式解除保护，如CIH病毒便可破解这种软件保护。因此，本专利技术的目的在于提出一种保护BIOS免于被病毒破坏的方法，其利用快闪存储器被写入时的必要信号产生SMI(system managementinterrupt，系统管理中断)，因此当存于快闪存储器的BIOS有写入动作时，便能利用BIOS的SMI处理程序(handler routine)来防止病毒。根据上述专利技术目的提供的保护BIOS免于被病毒破坏的方法，其通过存有BIOS的一快闪存储器与一芯片组的SMI事件来源输入管脚形成连通，实现防止病毒写入快闪快储器，其步聚至少包括(a)执行相关BIOS设定以匹配来自快闪存储器的一必要信号WE#；(b)电脑CPU接收由芯片组发出的-SMI信号；(c)至BIOS的SMI handler routine检查SMI来源；(d)判定SMI来源为快闪存储器被病毒写入；以及(e)禁止病毒的写入。其中步骤(a)还包括(a1)执行BIOS启动时的POST；(a2)初始化SMIhandler routine；(a3)对芯片组执行相关设定，使快闪存储器被写入时芯片组能产生－SMI信号；(a4)设定I/O trap SMI功能以防止病毒失能SMI以及(a5)载入操作系统。为使本专利技术的上述和其它目的、特征和优点能更简单易懂，故举一较佳实施例，并结合附图，进一步详细说明如下。附图说明图1给出本专利技术电脑系统硬件电路结构示意图；图2本专利技术保护BIOS免于被病毒破坏的方法的硬件设定示意图；图3给出本专利技术保护BIOS免于被病毒破坏的方法的软件设定流程图；以及图4给出本专利技术保护BIOS免于被病毒破坏的方法的实施流程图。在本专利技术中所述及的电脑病毒为一段可执行的程序码，以其在开机时感染操作系统为例，将会对存有BIOS程序码的快闪存储器有写入的动作，造成BIOS被修改而无法开机。如果无法及时发现病毒的侵入，即无中毒警告功能通知使用者及早处理，则病毒便会继续破坏其它装置如磁盘或存储器等，使得存于这些存储单元内的数据被修改或删除而造成严重的损失。因此本专利技术所述的方法主要是保护存有BIOS的快闪存储器不被病毒侵害，即通过BIOS快闪存储器有写入产生时，判断此写入动作是否为不正常的写入，若经判定结果为病毒便由电脑发出中毒警告，紧接着便采取避免电脑系统受感染的防范措施。具体的实施流程如下文所述。在此之前，请参照图1所示的电脑硬件电路图，以了解电脑系统大致的结构。一般目前所广为使用的计算机系统，其CPU10通过CPU总线20与北桥NB(north bridge)30相连接，而北桥30除了与存储器(可以是SDRAM、EDORAM等存储器)40相接之外，还通过AGP总线50与AGP VGA卡60相连。此外，北桥30则经由PCI总线70与南桥80相接，用以传递数据与信息。而南桥80除了与硬盘(HDD)90、光盘机(CD ROM或DVD ROM)100、USB(Universal Serial Bus，通用串联式总线)110、输入装置(例如鼠标、键盘等)120相接，用以存取或输入数据之外，还分别通过XD总线130及ISA总线140，以分别与BIOS 150及声频装置(Audio，例如声卡)160相接。其中北桥30与南桥80都为主机板上的控制芯片组(chipset)，在CPU10附近的北桥芯片30又称为系统主机芯片，在总线附近的南桥芯片是负责外围设备的外围设备芯片。首先探讨电脑系统如何得知BIOS快闪存储器被写入。本专利技术实现的方式是利用快闪存储器被写入时必要信号可产生SMI的特性，据以获知BIOS快闪存储器有写入的动作。这要从硬件设定及BIOS设定两部分着手。请参照图2，其给出本专利技术的硬件设定中，连通BIOS快闪存储器与芯片组的SMI事件来源输入管脚(event source input pin)的示意图。在此较佳实施例中，BIOS快闪存储器16利用一转接单元14连接至系统芯片组12，例如为上述的南桥芯片30，芯片组12则连至CPU10。其中，转接单元14可利用逻辑电路(logic circuit)或利用SIO(super I/O，输入/输出控制器)实现，主要是芯片组12所需接收的SMI来源(cause)相当多，而芯片组12的SMI事件来源输入管脚却有限，因此最好是通过转接单元14的集成与控制本文档来自技高网...

【技术保护点】
一种保护ＢＩＯＳ免于被病毒破坏的方法，其通过存有ＢＩＯＳ的一快闪存储器与一芯片组的ＳＭＩ事件来源输入管脚形成连通，实现防止病毒写入该快闪存储器，其步骤至少包括： 执行相关ＢＩＯＳ设定以匹配来自该快闪存储器的一必要信号； 电脑ＣＰＵ接收由该芯片组发出的一ＳＭＩ信号； 至ＢＩＯＳ的ＳＭＩ处理程序检查ＳＭＩ来源； 判定该ＳＭＩ来源为该快闪存储器被病毒写入；以及禁止该病毒的写入。

【技术特征摘要】

【专利技术属性】
技术研发人员：李永富，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]