具有高阶温度补偿的带隙基准电压生成电路制造技术

本申请涉及集成电路技术领域，提供一种具有高阶温度补偿的带隙基准电压生成电路，该电路包括第一电流源、第二电流源和加法器，所述第一电流源与温度线性相关，其相关系数为α

【技术实现步骤摘要】
具有高阶温度补偿的带隙基准电压生成电路
本申请涉及一种集成电路
，更涉及一种具有高阶温度补偿的带隙基准电压生成电路。
技术介绍
许多电子电路，例如模数转换器、数模转换器和DC-DC转换器，都需要稳定且准确的参考电压才能有效运行。参考图1所示，生成对温度不敏感的参考电压的常规方法是将具有负温度系数的双极型晶体管（BJT）的基极-发射极电压（VBE）和具有正温度系数的αΔVBE相加。这样生成的参考压通常称为带隙基准电压（BandgapReferenceVoltage，BGR）VBG。通过调整系数α（），可以使得VBG对温度不敏感，并形成图2中具有钟形的温度曲线。从图2中可以看出，VBG仍然具有温度依赖性，这对于要求非常高的精度的应用是不可接受的，例如高分辨率（>16位）ADC。
技术实现思路
本申请的目的在于提供一种具有高阶温度补偿的带隙基准电压生成电路，得到温度不敏感的带隙基准电压。本申请公开了一种具有高阶温度补偿的带隙基准电压生成电路，包括：第一电流源，所述第一电流源与温度本文档来自技高网...

【技术保护点】
1.一种具有高阶温度补偿的带隙基准电压生成电路，其特征在于，包括：/n第一电流源，所述第一电流源与温度线性相关，其相关系数为α

【技术特征摘要】
1.一种具有高阶温度补偿的带隙基准电压生成电路，其特征在于，包括：
第一电流源，所述第一电流源与温度线性相关，其相关系数为α1，所述第一电流源通过第一电阻生成第一电压；
第二电流源，所述第二电流源包括与温度二阶相关的电流项，其相关系数为β，所述第二电流源通过第一双极型晶体管生成第二电压；和
加法器，所述加法器根据所述第一电压和第二电压生成与温度无关的带隙基准电压。


2.根据权利要求1所述的带隙基准电压生成电路，其特征在于，所述第二电流源还包括与温度线性相关的电流项和与温度无关的电流项，该与温度线性相关的电流项的相关系数为α4，所述与温度线性相关的电流项和与温度无关的电流项分别与所述与温度二阶相关的电流项并联连接，所述与温度线性相关的电流项、与温度无关的电流项及与温度二阶相关的电流项叠加形成所述第二电流源。


3.根据权利要求2所述的带隙基准电压生成电路，其特征在于，还包括：电流平方电路，用于生成所述与温度二阶相关的电流项，所述电流平方电路包括：第三至第七电流源，第一至第五NMOS晶体管，第一和第二PMOS晶体管，及第二至第五双极型晶体管，其中，
所述第三电流源与温度线性相关，其相关系数为α2；
所述第四电流源与温度线性相关，其相关系数为α3；
所述第五电流源与温度无关；
所述第二双极型晶体管的集电极连接所述第三电流源和所述第一NMOS晶体管的栅极，发射极连接地端，基极连接所述第三NMOS晶体管的漏极和所述第三双极型晶体管的发射极；
所述第三双极型晶体管的集电极连接所述第四电流源和所述第二NMOS晶体管的栅极，基极连接所述第四双极型晶体管的基极和所述第一NMOS晶体管的源极；
所述第四双极型晶体管的集电极连接电源端，发射极连接所述第五电流源和所述第五双极型晶体管的基极；
所述第五双极型晶体管的集电极连接所述第一PMOS晶体管的漏极，发射极连接地端；
所述第六电流源连接所述第三和第四双极型晶体管的基极，及所述第一NMOS晶体管的源极；
所述第一NMOS晶体管的漏极连接所述电源端；
所述第二NMOS晶体管的漏极连接所述电源端，源极连接所述第三NMOS晶体管的栅极和所述第四NMOS晶体管的漏极；
所述第三NMOS晶体管的源极连接地端；
所述第四NMOS晶体管的栅极连接所述第五NMOS晶体管的栅极和漏极，源极连接地端；
所述第五NMOS晶体管的漏极连接第七电流源，源极连接地端；
所述第一和第二PMOS晶体管的源极连接所述电源端，所述第一和第二PMOS晶体管的栅极相连，其中，所述第二PMOS晶体管和所述第一PMOS晶体管之间的比例系数为K，所述第二PMOS晶体管的漏极电流为所述与温度二阶相关的电流项；
其中，通过调节所述相关系数为α1，α2，α3，α4，所述比例系数K，及所述第五电流源的大小获得所述与温度无关的带隙基准电压。


4.根据权利要求2所述的带隙基准电压生成电路，其特征在于，还包括：电流平方电路，用于生成所述与温度二阶相关的电流项，所述电流平方电路包括：第三至第五电流源，第一NMOS晶体管，第一和第二PMOS晶体管，及第二至第五双极型晶体管，其中，
所述第三电流源与温度线性相关，其相关系数为α2；
所述第四电流源与温度无关；
所述第三双极型晶体管的集电极连接所述第三电流源，发射极连接所述第二双极型晶体管的集电极，基极连接所述第四双极型晶体管的基极；
所述第四双极型晶体管的集电极连接电源端，发射极连接所述第五电流源和所述第五双极型晶体管的基极；
所述第五双极型晶体管的集电极连接所述第一PMOS晶体管的漏极，发射极连接地端；
所述第一NMOS晶体管的栅极和漏极连接第五电流源，源极连接地端；
所述第一和第二PMOS晶体管的源极连接所述电源端，所述第一和第二PMOS晶体管的栅极相连，其中，所述第二PMOS晶体管和所述第一PMOS晶体管之间的比例系数为K，所述第二PMOS晶体管的漏极电流为所述与温度二阶相关的电流项；
其中，通过调节所述相关系数为α1，α2，α4，所述比例系数K，及所述第四电流源的大小获得所述与温度无关的带隙基准电压。


5.根据权利要求2所述的带隙基准电压生成电路，其特征在于，还包括：电流平方电路，用于生成所述与温度二阶相关的电流项，所述电流平方电路包括：第三至第七电流源，第一至第八NMOS晶体管，第一和第二PMOS晶体管，及第二至第五双极型晶体管，其中，
所述第三电流源与温度线性相关，其相关系数为α2；
所述第四电流源与温度线性相关，其相关系数为α3；
所述第五电流源与温度无关；
所述第二双极型晶体管的集电极连接所述第三电流源和所述第一NMOS晶体管的栅极，发射极连接地端，基极连接所述第三NMOS晶体管的漏极和所述第三双极型晶体管的发射极；
所述第三双极型晶体管的集电极连接所述第四电流源和所述第二NMOS晶体管的栅极，基极连接所述第四双极型晶体管的基极和所述第一NMOS晶体管的源极；
所述第四双极型晶体管的集电极连接所述第五电源端和所述第六NMOS晶体管的栅极，发射极连接所述第七NMOS晶体管的漏极和所述第五双极型晶体管的基极；
所述第五双极型晶体管的集电极连接所述第一PMOS晶体管的漏极，发射极连接地端；
所述第六电流源连接所述第三和第四双极型晶体管的基极，及所述第一NMOS晶体管的源极；
所述第一NMOS晶体管的漏极连接所述电源端；
所述第二NMOS晶体管的漏极连接所述电源端，源极连接所述第三NMOS晶体管的栅极和所述第四NMOS晶体管的漏极；
所述第三NMOS...

【专利技术属性】
技术研发人员：张维承，张俊，
申请(专利权)人：上海类比半导体技术有限公司，
类型：发明
国别省市：上海;31