DIMM芯片组控制电路制造技术

本发明专利技术提出了一种在仅支持寄存双列直插式存储器模块（Ｄｕａｌ Ｉｎ－Ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅｓ，ＤＩＭＭ）的芯片组的系统中，提供可使用无缓冲ＤＩＭＭ的控制电路，该控制电路包括缓冲模块和控制模块，并在识别信号的控制下，选择不同的地址信号和控制信号输出到该存储器模块插槽，以满足不同的ＤＩＭＭ的使用，应用上灵活、方便，且使用成本较低。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种电子电路，特别涉及一种在仅支持寄存(registered)双列直插式存储器模块的芯片组的系统上使用无缓冲双列直插式存储器模块的控制电路。当今在个人工作站或者在伺服器的电脑系统中，其主存储器一般是采用具有工业标准结构的存储器模块。这些存储器模块一般包括多个动态随机存取存储器(Dynamic Random Access Memory，DRAM)芯片，这些动态随机存取存储器是固定在一块小型电路板上，这小型电路板可以与存储器模块插槽结合。工业标准模块结构包括单列直插式存储器模块SIMM(Single In-Line Memory Module，SIMM)和双列直插式存储器模块DIMM(Dual In-Line Memory Module，DIMM)。现今个人电脑主存储器若使用DIMM的话，多是使用无缓冲(unbuffered)DIMM，但是对于主存储器容量需求较高的电脑系统，譬如是伺服器系统，则较多使用寄存DIMM。附图说明图1所示为现有普通电脑系统中的中央处理器连接无缓冲DIMM的结构方框图。无缓冲DIMM113包括同步动态随机存储器SDRAM(SynchronousDRAM，SDRAM)模块115以及序列存在检测SPD(Serial PresenceDetect，SPD)存储器117，SPD存储器117是用来储存无缓冲DIMM113的相关设置，其中包括SDRAM模块115的时序(timing)。当系统开机时，基本输入/输出系统BIOS(Basic Input Output System，BIOS)(未标在图中)会从SPD存储器117中得知系统中的主存储器使用的是无缓冲DIMM113。中央处理器101通过前端总线(front side bus)103与芯片组(chipset)105连接。而此芯片组105为仅支持无缓冲DIMM的芯片组。芯片组105通过地址总线(address bus)107、控制总线(control bus)109以及数据总线(data bus)111与存储器模块插槽119连接，而无缓冲DIMM 113是插接在存储器模块插槽119之上。无缓冲DIMM 113多使用在个人电脑或工作站的系统中。如果需要较大存储器的系统，譬如是伺服系统，则可使用寄存DIMM。图2所示为现有一般电脑系统的中央处理器连接有寄存DIMM的结构方框图。有寄存器DIMM 213包括SDRAM 215、SPD存储器217、寄存器模块(registers)219以及时钟缓冲器(clock buffer)221。SPD存储器217用以储存寄存器213的相关设定，其中包括SDRAM 215的时序。当系统开机时，由BIOS从SPD存储器217中，可以得知目前使用的主存储器为有寄存器DIMM213，而寄存器模块219与时钟缓冲器221是用来驱动(drive)和放大(amplify)所输入的信号，并输出到SDRAM 215。中央处理器201通过前端总线203与仅支持寄存DIMM芯片组205连接。仅支持寄存DIMM的芯片组205以地址总线207、控制总线209以及数据总线211与存储器模块插槽223连接，而寄存DIMM 213插接在存储器模块插槽223之上。其中，数据总线211所传送的信号直接进入SDRAM215之中。而地址总线207与控制总线209所产生的信号经过寄存器模块219与时钟缓冲器221的驱动和放大之后，再进入SDRAM 215之中。而在仅支持寄存DIMM芯片组205的系统中，只能使用有寄存DIMM215。如果将无缓冲DIMM插入这种电脑系统的存储器模块插槽时，因为无缓冲DIMM与寄存DIMM的时序不同，将会造成系统无法正常工作。因此，在使用上有很大的局限性。而且，在伺服器的系统中，多使用仅支持寄存DIMM芯片组205的系统。但由于寄存DIMM的成本较高，如果在系统应用的各个地市范围内，可以使用成本较低的无缓冲DIMM的话。将有助于降低应用成本。本专利技术的目的在于提供一种控制电路，使得在仅支持寄存DIMM的芯片组的系统中，使用者不仅可以安插寄存DIMM，也可以选择使用无缓冲DIMM。这样，对使用者而言，可以根据其实际需要来选择使用那一种存储器模块，相当灵活和方便，亦可以降低成本。本专利技术提出一种在仅支持寄存DIMM芯片组的系统上可使用无缓冲DIMM的控制电路，用以接收该支持寄存DIMM芯片组输出之一第一地址信号与一第一控制信号，该控制电路并接收用以识别一DIMM类型之一识别信号，其中该DIMM是置于一存储器模块插槽，该控制电路包括一缓冲模块，用以接收该第一地址信号与第一控制信号，并可输出一第二信址信号与一第二控制信号；其中，该控制电路在该识别信号的控制下，选择将该第一地址信号与第一控制信号或该第二地址信号第二控制信号输出至该存储器模块插槽。所述的控制电路，其中该缓冲模块还包括一寄存器模块(registers)与一时钟缓冲器(clock buffer)。所述的控制电路，其中该支持寄存DIMM芯片组还输出一数据信号至该存储器模块插槽。所述的控制电路，其中该数据信号系经由一数据总线输出至该存储器模块插槽。所述的控制电路，其中当该DIMM为一寄存DIMM时，藉由该识别信号的控制将输出该第一地址信号与第一控制信号至该存储器模块插槽。其中，当该DIMM为一无缓冲DIMM时，借由该识别信号的控制将输出该第二地址信号与第二控制信号至该存储器模块插槽。所述的控制电路，还包括一控制模块，包括一第一输入端、一第二输入端与一控制输入端，其中该第一输入端用以接收该第一地址信号与第一控制信号，该第二输入端用以接收该第二地址信号与第二控制信号，该控制输入端用以接收该识别信号，该控制模块是在该识别信号的控制下，选择将该第一地址信号与第一控制信号或该第二地址信号与第二控制输出至该存储器模块插槽。所述的控制电路，还包括一通道模块，用以接收该第一地址信号与第一控制信号，该通道模块更包括一第一控制输入端，其用以接收该识别信号以决定是否输出该第一地址信号与该第一控制信号至该存储器模块插槽；其中，该缓冲模块还包括一第二控制输入端，其用以接收该识别信号以决定是否输出一第二地址信号与一第二控制信号至该存储器模块插槽。本专利技术所提出的在仅支持有寄存器DIMM的芯片组的系统上使用无缓冲DIMM的控制电路，其优点是使用者可以选择使用有寄存器DIMM或是无缓冲DIMM。这样对使用者来说，可以根据实际需求来考虑使用那种DIMM，非常灵活和方便，而且可以降低使用成本。下面结合附图对本专利技术提出的控制电路作进一步的详细说明。图1为一般电脑系统的中央处理器连接无缓冲双列直插式存储器模块的结构方框图。图2为一般电脑系统的中央处理器连接寄存双列直插式存储器模块的结构方框图。图3为本专利技术实施例一中在仅支持寄存DIMM芯片组的系统上提供可使用无缓冲DIMM的控制电路的结构方框图。图4为本专利技术实施例二中在仅支持寄存DIMM芯片组的系统上提供可使用无缓冲DIMM的控制电路的结构方框图。图3所示是本专利技术的一较佳实施例，在仅支持寄存DIMM的芯片组的系统上提供可使用无缓冲DIMM的控制电路的结构方框图。根据图3所示，存储器模块插槽413是用以让双列直插式存储器模块DIMM 4本文档来自技高网...

【技术保护点】
一种在仅支持寄存ＤＩＭＭ芯片组的系统上提供可使用无缓冲ＤＩＭＭ的控制电路，用以接收该支持寄存ＤＩＭＭ芯片组输出之一第一地址信号与一第一控制信号，该控制电路并接收用以识别一ＤＩＭＭ类型之一识别信号，其中该ＤＩＭＭ是置于一存储器模块插槽，该控制电路包括： 一缓冲模块，用以接收该第一地址信号与第一控制信号，并可输出一第二信址信号与一第二控制信号； 其中，该控制电路在该识别信号的控制下，选择将该第一地址信号与第一控制信号或该第二地址信号第二控制信号输出至该存储器模块插槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：曾仁明，
申请(专利权)人：华硕电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]