中止和恢复计算机系统操作的方法与设备技术方案

一种用于存储计算机系统组件的状态的方法与设备，对电池操作的计算机系统提供在计算机系统内的集成电路完全断电后恢复性能。从微处理器和各种外围组件读出状态，并且直到计算机系统操作恢复之前，都将其存储在非易失性存储器中。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及计算系统，并且尤其涉及通过在从微处理器和外围组件断电之前存储计算机系统的状态而中止和恢复计算机系统的操作的方法与设备。
技术介绍
当前的计算机系统提供电源管理，以在不需要系统激活时保存能量并降低计算机系统产生的热量。笔记本计算机系统和个人数字助理(PDAs)也使用电源管理来保存电池功率。可把计算机系统设置到完全关闭状态，或将其放置在已知为“中止”或“恢复”的各种模式中，连同其他术语一道用来描述一种操作模式，其中计算机系统部分是激活的，并等待刺激来恢复整个系统操作。可检测到的用来恢复操作的刺激的示例是鼠标移动、调制解调器拨入和局域网(LAN)激活。当用户正在操作一个计算机系统时，“中止”功能对于快速操作是至关重要的。当计算机系统在没有用户输入的同时短时间间隔保存能量时，它不要求必须从完全关闭状态引导或重新装配计算机系统。但是，中止功能通常不对控制计算机系统的微处理器断电。当前计算机系统中使用的大型微处理器和其他集成电路有上千万个晶体管。微处理器和其他集成电路处于完全静态时的泄漏电流可能太大，而不能实现长电池寿命或者不能满足能量管理策略。系统设计人在选择实施处理器和其他系统组件的装置时必须权衡工作功率和泄漏电流。对于低工作功率，要求低的供电电压，进而要求逻辑电路有低阈值电压。但是，低阈值逻辑电路在装置处于静止状态时产生高的泄漏电流。为避免高泄漏电流，可能要对计算机系统的电子器件断电。但是，当断电时，将丢失微处理器和其他集成电路的状态。在一些情况下，在断电前可使用软件来提取和存储该状态，然而，对于周围控制器，如LAN控制器和存储装置控制器而言，集成电路的状态常常是不可从操作系统软件来访问的。这使得不可能存储下硬件的状态或配置，要求硬件在静态下也维持供电，或要求操作系统关闭系统并且后面重新启动它。因此，需要提供一种通过存储计算机系统组件的状态而中止和恢复计算机系统的操作的方法与设备，使得对计算机系统组件断电，不需要再引导计算机系统来恢复操作。
技术实现思路
通过存储计算机系统组件的状态使得对计算机系统组件断电而中止和恢复计算机系统的目的以中止和恢复存储计算机系统内一个或多个组件的内部寄存器状态的计算机系统的操作的方法和系统来实现。使用扫描计算机系统组件中的锁存器来读出状态。扫描寄存器可经内部扫描链内部访问，或通过使用串行测试端口接口或边界扫描接口外部访问。然后将状态存储在非易失性存储器中，并且对计算机系统组件断电。一接收到恢复信号，恢复对计算机系统供电，从非易失性存储器读出存储的状态，并且将状态写回到计算机系统组件。经扫描链将状态内部写回，或使用串行测试端口接口或边界扫描接口将状态外部写回。然后计算机系统的执行以前面存储的状态下的计算机系统组件恢复。本专利技术的上述和另外的目的、特征和优点在下面具体的书面说明中变得明显。附图说明本专利技术的新颖的特征、可信的特性在后附权利要求中提出。但本专利技术自身、使用的优选方式、其进一步的目的和优点在结合附图进行阅读时，通过参考后面的对图示的实施例的具体说明更好地理解，附图中相同的参考序号表示相同的组件，和图1A是实施了本专利技术的一个优选实施例的计算机系统组件的框图；图1B是图1A的计算机系统组件的扫描寄存器的简图；图2是根据本专利技术的优选实施例的计算机系统的框图；图3是描述根据本专利技术的优选实施例的操作系统的操作的流程图；图4是描述根据本专利技术的优选实施例的电源控制逻辑电路的操作的流程图； 图5是根据本专利技术的另一实施例的计算机系统的框图；具体实施方式参考附图，并且尤其参考图1A，描述了实施了本专利技术的一个优选实施例的计算机系统组件10的框图。计算机系统组件10可以是处理器核芯、计算机系统特定用途集成电路(ASIC)或外围组件控制器。系统组件10包含根据计算机系统的操作执行功能的功能逻辑块11A，11B和11C。提供电平敏感扫描设计(LSSD)扫描链12来读出和写入功能逻辑块11A，11B和11C内的内部寄存器的状态。LSSD扫描链12通常提供来用于测试和验证目的。对系统组件10内的所有状态维持元件的访问允许在用于计算机系统之前执行设置验证和生产线测试。可与本专利技术的技术一起使用的扫描链结构在题目为“VLSITest Circuit Apparatus and Method”的美国专利No.5,920,575中描述，该专利在此引入为参考，但是在不背离本专利技术的精神和范围的情况下可使用其他边界扫描和测试端口电路以及拓扑结构。除LSSD扫描链12外，在系统组件10内集成联合测试行动组(JTAG)接口13。JTAG接口13提供连接15，经该连接15外部测试机可访问系统组件10内的内部寄存器，通常为的是测试系统组件10的目的，而允许几乎所有内部寄存器的状态被读出或写入。JTAG接口13的细节由IEEE(电气电子工程师协会)标准1149.1-IEEE，标准测试访问端口与边界扫描结构和1149.1规格的1994补充定义。所用的接口不限于JTAG型接口，使用JTAG硬件层和基本上可与JTAG标准接口兼容的协议来提供与当前通常可使用的测试设备的兼容性是很方便的。本专利技术以新颖的方式使用来自功能逻辑块11A，11B，11C的状态信息，在计算机系统的操作中止之前存储系统组件10的状态并且在恢复操作之前恢复状态。从LSSD扫描链12读出和写入那里的状态信息可通过多种不同方式访问。LSSD扫描链12可经特定命令通过JTAG接口13或者经边界扫描接口14通过将系统组件10放置于扫描模式中而直接在系统组件10内被访问。经从JTAG接口13提供的命令或经边界扫描接口14的外部插脚连接形成部件可启动和结束扫描模式。LSSD结构在实施本专利技术的技术方面是有利的，因为它提供对所有内部锁存器的状态的访问。另外，LSSD结构已经存在于LSSD可测试设计中，因此本专利技术不要求新的电路设计技术或对已经设计的组装LSSD扫描链的电路的修改。另一方法叫作“磁泡扫描”，对各个LSSD锁存器添加另一低泄漏状态存储器件，这个状态存储器件用于在低功率间隔期间(如中止模式)维持锁存器的状态。与本专利技术相比，必须对包含状态存储锁存器的组件维持功率。另外，“磁泡扫描”方法要求实现新电路设计和更大的电路面积。半导体制造在重复使用电路库方面有巨大投资并且整个系统设计目前组合了标准LSSD结构。本专利技术可通过对现有结构添加简单控制逻辑电路和控制软件来支持这些投资。现在参考图1B，描述了图1A的LSSD扫描链12内的扫描单元的结构。寄存器16具有系统数据输入18，用于从功能逻辑块11A，11B，11C装载逻辑值，以及系统数据输出17，用于设置功能逻辑块11A，11B，11C内的逻辑值。寄存器16串行连接成链，带有一个扫描数据输入，用于在各个链的顶端装载逻辑值，并在各个链的端部带有一个扫描数据输出。链输入和输出可内部访问，以及可经边界扫描接口14和JTAG接口15访问。扫描时钟提供对LSSD扫描链12内的数据移动的控制，并且系统时钟提供高频时钟来用于常规系统操作。参考图2，表示根据本专利技术的优选实施例的计算机系统。计算机系统核芯20是计算机系统的大型组块。经总线43相接的外部装置42完成计算机系统的功能部分。外部装置包括存储器、存储装置、图形装置、人本文档来自技高网...

【技术保护点】
一种中止和恢复计算机系统的操作的方法，所述方法包括：响应于接收中止指示，扫描所述计算机系统内组件集成电路的内部寄存器的状态，读出相应于来自扫描寄存器的所述状态的数据；在非易失性存储器中存储所述状态；和对所述组件集成电路断电。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：BC布罗克，GD卡彭特，KJ诺卡，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]