采样时钟生成电路、数据传送控制装置和电子设备制造方法及图纸

本发明专利技术的目的在于提供一种既能高频工作又能在采样时确保建立时间等的采样时钟生成电路和数据传送控制装置等。采样时钟生成电路１０包含边沿检测电路７０和时钟选择电路７２，边沿检测电路７０检测在频率相同相位互不相同的时钟ＣＬＫ０～４的边沿中的任何两个边沿之间是否存在由ＵＳＢ２．０ ＨＳ方式传送的数据ＤＩＮ的边沿，时钟选择电路７２根据边沿检测信息，从ＣＬＫ０～４时钟中选择某个时钟，将其作为采样时钟ＳＣＬＫ输出。当设边沿检测电路７０具有的Ｄ触发器的建立时间为ＴＳ、保持时间为ＴＨ、时钟周期为Ｔ时，使多相时钟的个数Ｎ≤［Ｔ／（ＴＳ＋ＴＨ）］（［Ｘ］是不超过Ｘ的最大整数）。选择具有离开数据ＤＩＮ的边沿只有设定数Ｍ个边沿的边沿的时钟作为ＳＣＬＫ。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种采样时钟生成电路，生成用来对数据进行采样的时钟，其特征在于：包含边沿检测装置和时钟选择装置， 该边沿检测装置检测在频率相同相位互不相同的第１～第Ｎ时钟中的任何两个边沿之间是否存在数据边沿；以及 该时钟选择装置根据上述边沿检测装置中的边沿检测信息，从上述第１～第Ｎ时钟中选择某个时钟，将该选出的时钟作为采样时钟输出。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：神原义幸，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]