数据传送控制装置及数据传送控制方法制造方法及图纸

采用了ＵＳＢ（第１总线）的数据传送控制装置内，在ＯＵＴ事务处理中，在通过ＥＢＵＳ（第２总线）的数据传送（ＤＭＡ传送）结束的条件下，判断为数据阶段（数据传送。全部数据的传送）结束，在ＩＮ事务处理中，在通过ＥＢＵＳ的数据接收结束而且Ｅｍｐｔｙ信号呈有效状态缓冲器内的数据存储区变空的条件下，判断为数据阶段结束。在ＥＢＵＳ侧设置用于计数数据长度的计数器。在通过ＥＢＵＳ的数据接收结束而且数据存储区内的剩余数据长度未达到最大包长的场合下，通过ＵＳＢ自动传送数据存储区内的短包，或者采用中断方式向固件通知短包的存在。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。现有技术近年来，作为用于连接个人计算机与外围设备(广义上的电子设备)的接口规格，USB(Universal Serial Bus通用串行总线)正在引起人们的注意。利用该USB，除了以往通过其它规格的连接装置连接的鼠标和键盘及打印机等外围设备可通过相同规格的连接装置连接外，还具有可实现所谓即插即用及热插头的长处。但另一方面，该USB与作为同一串行总线接口规格问世的IEEE1394相比，存在着传送速度慢的问题。因此，具有与以往的USB1.1规格的互换性的同时还可实现与USB1.1相比速度又特别高的480Mbps(HS方式)数据传送速度的USB2.0规格正在被开发并引起人们的注意。此外，利用该USB2.0，在HS(High Speed高速)方式下可在480Mbps的速度下传送数据。因此，具有可作为要求具有高传送速度的硬盘驱动器和光盘驱动器等的存储设备的接口使用的优点。但是，另一方面，与USB总线连接的数据传送控制装置必须处理在480Mbps高速下传来的数据。因此存在一个如果数据传送控制装置的处理速度和控制数据传送控制装置的固件(CPU)的处理速度较慢，便不能有效地保证传送速度，损失总线频带的课题。
技术实现思路
本专利技术考虑到了上述技术课题，其目的是提供一种能有效提高总线传送速度的。此外本专利技术的另一目的是提供一种能简化电路构成和电路控制的。旨在解决上述课题的本专利技术是一种用于通过总线传送数据的数据传送控制装置，包括具有数据存储区的缓冲器，在第1方向的数据传送中对通过第1总线接收并通过第2总线传送的数据进行存储，在第2方向的数据传送中对通过第2总线接收并通过第1总线传送的数据进行存储；缓冲器管理电路，对上述缓冲器实施向上述数据存储区写入数据及从上述数据存储区读出数据的管理，在上述第1方向的数据传送中，在通过第2总线的数据传送结束的条件下，判断为实施数据传送的数据阶段结束，在上述第2方向的数据传送中，在通过第2总线的数据接收结束，而且上述缓冲器的上述数据存储区变空的条件下，判断为实施数据传送的数据阶段结束。根据本专利技术，在第1方向的数据传送中，在通过第2总线的数据传送(比如DMA传送)结束的条件下，判断为数据阶段(数据传输。全部数据的传送)结束。另一方面，在第2方向的数据传送中，在通过第2总线的数据接收结束，而且此后数据存储区变空的条件下，判断为数据阶段结束。这样，只需通过对第2总线侧的传送数据长度(数据长度)的检查，便可以简单地判断第1、第2方向的数据传送双方的数据阶段的结束。由此，可以简化电路构成与电路控制，进而可以减轻用于控制数据传送控制装置的处理单元的处理负荷。此外本专利技术也可以包括用于计数通过上述第2总线进行收发的数据长度的计数器。通过设置该计数器，可以容易地检查第2总线侧的传送数据长度。而且由于在第1总线侧不设置计数器也可以，因而可简化计数器的控制。此外本专利技术也可以获取通过上述第2总线接收数据的状态，把所得到的状态在数据阶段结束后的状态阶段下通过上述第1总线传送出去。这样，通过第2总线的数据接收结束后，可以有效利用数据阶段结束之前的期间，实施与状态相关的处理，进而提高有效的传送速度。此外本专利技术也可以在通过上述第2总线的数据接收结束，而且上述缓冲器的上述数据存储区内的剩余数据长度未达到最大包长的场合下，通过上述第1总线自动传送上述数据存储区内的短包。这样，无需通过处理单元，由比如硬件便可以自动传送数据存储区内的短包。由此，可以减轻处理单元的处理负荷，提高有效的传送速度。此外本专利技术也可以包括用于设定上述数据存储区内短包的自动传送有效或无效的单元。这样，便可以与允许短包自动传送的装置和不允许自动传送的装置二者相对应，提高数据传送控制装置的通用性。此外本专利技术也可以在对通过上述第2总线接收的数据附加规定信息并通过上述第1总线传送的场合下，进行上述自动传送无效的设定。这样，与第1总线相接的主机等可以有效地防止数据阶段未结束却误认为数据阶段结束的事态发生。此外本专利技术也可以在通过上述第2总线的数据接收结束，而且上述缓冲器的上述数据存储区内的剩余数据长度未达到最大包长的场合下，向处理单元发出上述数据存储区内存在短包的通知。这样，可以由处理单元根据具体情况进行适当处理，比如在不允许短包自动传送的装置内，也可以实现适当的数据传送控制。此外本专利技术的上述数据存储区也可以是一种先输入的信息被先输出的存储区。这样，通过在先入先出存储区内设置数据存储区，可以在DMA(Direct Memory Access直接存储访问)传送等方式下实现有效的数据收发。此外本专利技术也可以实施符合USB(Universal Serial Bus通用串行总线)规格的数据传送。但本专利技术也可以适用于符合USB之外的其它规格(延续USB概念的规格)的数据传送。此外本专利技术涉及的电子设备也可包括上述任意一种数据传送控制装置和实施通过上述数据传送控制装置及总线传送的数据输出处理、取入处理或存储处理的装置。在本专利技术下，由于可以减轻用于控制数据传送控制装置的数据传送的处理单元(固件等)的处理负荷，因而可以实现电子设备的低成本化及小型化等。附图说明图1A、图1B、图1C、图1D是关于USB的端点及事务处理构成的说明图。图2A、图2B是关于CBI规格及Bulk-Only规格的说明图。图3是CBW格式示意图。图4是CSW格式示意图。图5A、图5B是关于Bulk-Only下数据的写入处理及读出处理的说明图。图6是本实施方式的数据传送控制装置构成例的示意图。图7是本实施方式的数据传送控制装置的详细连接例的示意图。图8A、图8B、图8C、图8D是用于说明OUT事务处理与PING事务处理的定时波形图。图9A、图9B、图9C是用于说明IN事务处理的定时波形图。图10是用于说明向HDD传送信号时的DMA传送的定时波形图。图11是用于说明从HDD接收信号时的DMA传送的定时波形图。图12是用于说明OUT事务处理(第1方向的数据传送)中本实施方式运作的定时波形图。图13是用于说明IN事务处理(第2方向的数据传送)中本实施方式运作的定时波形图。图14是用于说明自动传送短包的方法的定时波形图。图15是本实施方式的数据传送控制装置的另一种详细连接例的示意图。图16是用于说明向固件发出存在短包通知的方法的定时波形图。图17A、图17B是表示比较例与本实施方式的固件处理的流程图。图18是表示在向固件发出存在短包通知的方法下的固件处理的流程图。图19A、图19B、图19C是各种电子设备的内部方框图例。图20A、图20B、图20C是各种电子设备的外观图例。实施方式以下结合附图对本实施方式作以详细说明。另外，以下说明的本实施方式不对在专利要求范围内记载的本
技术实现思路
有任何限定。此外在本实施方式下所说明的构成总体不是本专利技术解决手段的必须条件。1.USB1.1数据传送方法首先，对USB(USB2.0)的数据传送方法作以简单说明。USB与IEEE1394等不同，主机具有数据传送的主导权。即由主机侧启动对数据传送的事务处理，有关数据传送的大部分控制由主机实施。因此，虽然主机的处理负荷加重，但由于作为主机的PC(个人计算机)等配有高速高性能的CPU(处理器)，因而这种大负荷处理不是一个大问题。另一方本文档来自技高网...

【技术保护点】
一种用于通过总线传送数据的数据传送控制装置，其特征在于： 包括具有数据存储区的缓冲器，在第１方向的数据传送中对通过第１总线接收并通过第２总线传送的数据进行存储，在第２方向的数据传送中对通过第２总线接收并通过第１总线传送的数据进行存储； 缓冲器管理电路，对上述缓冲器实施向上述数据存储区写入数据及从上述数据存储区读出数据的管理， 在上述第１方向的数据传送中，在通过第２总线的数据传送结束的条件下，判断为实施数据传送的数据阶段结束，在上述第２方向的数据传送中，在通过第２总线的数据接收结束，而且上述缓冲器的上述数据存储区变空的条件下，判断为实施数据传送的数据阶段结束。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：神原义幸，石田卓也，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]