配置工具制造技术

本发明专利技术的目的是优化集成电路的处理器平台的开发。本发明专利技术的配置工具针对集成电路，尤其是ＡＳＩＣ或片上系统的特殊处理器平台自动生成至少一个软件文件和／或至少一个硬件文件，该配置工具含有用于至少一个处理器和至少一个模块的至少一个可选参数，并且根据所选参数生成至少一个软件文件和／或至少一个硬件文件，其中处理器平台具有通过总线相连的至少一个处理器和至少一个模块。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及配置工具。本专利技术根据在先的专利申请EP 01 440 278要求优先权，这里参考引用了所述专利申请。
技术介绍
集成电路被实现成ASIC上的片上系统；ASIC＝专用集成电路。ASIC含有适合用户要求的特殊电路。这些电路执行特殊的任务。在电信领域，它们被用来处理VoIP信号、DSL、ATM、SDH、SONET、UMTS、GSM、LMDS或ISDN信号；VoIP＝网际协议语音，DSL＝数字用户线路，ATM＝异步传输模式，SDH＝同步数字系列，SONET＝同步光网络，UMTS＝通用移动电信系统，GSM＝全球数字移动电话系统，LMDS＝本地多点数字系统，ISDN＝综合业务数字网络。因此它们被用来处理话音、数据、视频、互联网Web页面等等。集成电路具有执行通用和专用任务的特殊处理器平台。这种处理器平台可被用于任何应用；在DSL芯片、ATM芯片等等内部也有同样的处理器平台。它含有处理器并且提供计算能力。处理器平台具有若干模块，其中某些诸如处理器、ROM控制器、RAM控制器的模块被连接到快速AMBA-AHB总线，而诸如中断控制器、实时计数器的其它模块被连接到慢速AMBA-APB总线；ROM＝只读存储器，RAM＝随机访问存储器。哪个模块被连接到哪个总线取决于模块的存取速度，处理速度和使用频率。在开发ASIC时，总要重新开发处理器平台以适应对ASIC的特殊要求。这很费时间。在许多集成电路，例如具有集成处理器平台的FPGA中，使用预先定义好处理速度的处理器，其中平台的固定预定配置，即外围模块的数量、类型以及内部RAM和ROM的容量是不可选的；FPGA＝现场可编程门阵列。可以扩充FPGA，使得以后能够保证有一定的自由度和适应具体应用的要求的能力。然而由于不能通过选择处理器来改变处理速度，这种自由度受到限制。另外，外围模块的预定配置相对于存储器容量、性能和接口而言可能不适合或不充分。可选地，可以针对ASIC的要求优化处理器平台。然而在各种情况下，必须重新开发处理器平台。这样做首先是非常费时。其次，每次重新进行的开发非常易于出错，使得需要多次进行测试以消除软件和/或硬件差错等等。
技术实现思路
本专利技术的目的是优化集成电路的处理器平台的开发。通过针对集成电路，尤其是ASIC或片上系统的特殊处理器平台自动生成至少一个软件文件和/或至少一个硬件文件的配置工具来达到这个目的，其中处理器平台含有通过总线相连的至少一个处理器和至少一个模块，配置工具含有用于至少一个处理器和至少一个模块的至少一个可选参数，并且根据所选参数生成至少一个软件文件和/或至少一个硬件文件。通过输入期望的参数，例如处理器数量、选择的处理器类型、选择的存储器控制器要求，软件配置工具允许针对集成电路的应用生成处理器平台。通过诸如GUI(图形用户接口)的装置，为配置工具提供用于开发处理器平台的相关参数以满足特殊ASIC提出的要求。配置工具检查是否已经作出恰当的参数选择，即处理器平台是否能够适应所选择的外部条件，并且如果选择恰当，则根据参数、模块库文件和模板文件生成VHDL文件。使用生成的VHDL文件在ASIC上建立处理器平台。另外，由配置工具生成软件引导文件和测试文件会更加有利。利用引导文件引导所生成的处理器平台上的处理器。利用测试文件检查处理器平台的基本功能。自动执行引导和测试，使得能够直接使用处理器平台执行特定于ASIC的处理。通过增加单个新模块可以方便地扩充模块库。配置工具自动识别新模块并且独自将其纳入配置过程中。使用通用软件配置工具自动生成ASIC的处理器平台的VHDL文件。处理器平台为ASIC提供通用计算能力。这种计算能力大约占ASIC的功能的20％。用户可以根据其要求指定特殊的处理器平台。处理器平台的后续自动生成为用户节省了大量时间并且从根本上降低了开发成本。在本专利技术的一个优选实施例中，可以存储用户指定的特殊配置或已知的标准配置。接着，可以以不变的方式或改变一或多个参数的修改重用方式简单地使用这些存储的配置，从而允许以简单的方式重新设计处理器平台。根据后面的权利要求和详细描述可以得出有利的实施例。附图说明下面参照实施例并且结合附图说明本专利技术。其中图1是基于本专利技术的集成电路的示意图；图2图解了使用基于本专利技术的配置工具生成VHDL文件的过程；图3示出了通过GUI选择参数的例子；图4示出了通过GUI选择参数的第二个例子；图5示出了通过GUI选择参数的第三个例子；图6示出了通过GUI选择参数的第四个例子。具体实施例方式附图1是基于本专利技术的集成电路的示意图。图1中示出了处理器平台CleanDMEP和若干个被连接到处理器平台的模块；CleanDMEP＝嵌入式处理器的洁净设计方法。处理器平台是通用平台，并且可用于任何处理，例如电信、机械工程、航空宇航等领域内的处理；例如在电信领域中，可用于涉及各种XDSL、UMTS、VoIP等方面的处理。集成电路被实现成ASIC或片上系统。集成电路首先包括具有处理器17的特殊处理器平台，三个AHB主和/或从模块3、13、14和中央地址管理器11，上述部件通过AMBA-AHB总线相连。例如，模块3被实现成SDRAM控制器，模块13被实现成ROM控制器，模块14被实现成RAM控制器。寄存器组9包含三个模块3、13、14的三个控制寄存器。各个模块3、13、14通过AMBA-AHB总线访问为其分配的寄存器。总线被设计成快速总线，例如AMBA-AHB总线。下面说明处理器平台的通用结构。处理器平台包含被设计成SDRAM控制器的模块3，模块3一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到SDRAM 1，其中SDRAM 1位于集成电路之内、处理器平台之外。处于内部意味着在集成电路内部，处于外部意味着在集成电路外部。SDRAM控制器控制对SDRAM 1的访问，并且进行必要的总线协议转换。SDRAM 1也可以被布置在集成电路外部。处理器平台还包含静态存储器接口4，静态存储器接口4一方面被连接到快速内部AMBA-AHB总线，另一方面被连接到内部SRAM 2，其中SRAM 2位于集成电路之内、处理器平台之外。静态存储器接口4控制对SRAM 2的访问并且进行必要的总线协议转换。SRAM 2也可以被布置在集成电路外部。还提供中断控制器5，中断控制器5一方面被连接到诸如AMBA-APB的慢速内部总线，另一方面被连接到至少一个针对内部或外部模块的接口，所述内部或外部模块位于处理器平台之外。中断控制器5把中断信号从平台外部的模块连接到处理器。还提供UART 6，UART 6一方面被连接到慢速内部AMBA-APB总线，另一方面具有针对外部主处理器的接口，所述外部主处理器被布置在处理器平台外部。UART 6被用来在外部主处理器和内部处理器17之间传送数据。还提供GP I/O 7，GP I/O 7一方面被连接到慢速内部AMBA-APB总线，另一方面具有至少一个针对内部或外部模块的接口，所述内部或外部模块位于处理器平台之外。GP I/O 7被用来在平台外部的模块和内部的处理器17之间传送控制信息；GP I/O＝通用输入/输出。还提供实时计数器8，实时计数器8一方面被连接到慢速内部AMBA-APB总线，另一方面具有至少一个针对内部或外部模块的接口，本文档来自技高网...

【技术保护点】
针对集成电路，尤其是ＡＳＩＣ或片上系统的特殊处理器平台自动生成至少一个软件文件和／或至少一个硬件文件的配置工具，其中处理器平台含有通过总线相连的至少一个处理器和至少一个模块，所述配置工具含有用于至少一个处理器和至少一个模块的至少一个可选参数，并且根据所选参数生成至少一个软件文件和／或至少一个硬件文件。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：筑臻迈耶，
申请(专利权)人：阿尔卡塔尔公司，
类型：发明
国别省市：FR[法国]