运算核、计算芯片和加密货币矿机制造技术

本公开涉及运算核、计算芯片和加密货币矿机。一种运算核包括被配置为接收数据块的输入模块、被配置为对接收到的数据块进行哈希运算的运算模块和时钟模块。运算模块包括：第一哈希引擎，包括第一多个运算级，第一多个运算级以流水线结构布置使得基于数据块的数据信号沿着第一多个运算级依次传递；以及第二哈希引擎，包括第二多个运算级，第二多个运算级以流水线结构布置使得从第一哈希引擎接收的数据信号沿着第二多个运算级依次传递。时钟模块被配置为向第一哈希引擎和第二哈希引擎提供时钟信号，其中，第一哈希引擎内的时钟信号的传递方向与第二哈希引擎内的时钟信号的传递方向相反。向相反。向相反。

【技术实现步骤摘要】
运算核、计算芯片和加密货币矿机


[0001]本公开涉及用于进行哈希运算的运算核，并且更具体地，涉及运算核、计算芯片和加密货币矿机。

技术介绍

[0002]比特币系统是最早提出并且目前得到最广泛认可的区块链系统。比特币系统的主要作用之一是用作去中心化的公共记账本，其可以记录各种金融交易。之所以称为
″
去中心化
″
，是因为比特币不是由单一的中心化的货币机构发行的，而是依据特定算法通过运算来产生的。比特币系统使用计算机网络的各节点构成的分布式数据库来确认并记录所有的交易行为，并使用密码学设计来确保安全性。
[0003]目前比特币协议采用安全哈希算法SHA(Secure Hash Algorithm)
‑
256。SHA系列算法是美国标准与技术研究所发布的，其中SHA
‑
256算法是一种哈希长度为256位的安全哈希算法。
[0004]根据比特币协议，第一个成功确定候选区块的工作量证明POW(proof of work)的节点有权将该区块添加到区块链，并有权生成新的加密本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运算核，其特征在于，所述运算核包括：输入模块，被配置为接收数据块；运算模块，被配置为对接收到的数据块进行哈希运算，所述运算模块包括：第一哈希引擎，包括第一多个运算级，所述第一多个运算级以流水线结构布置使得基于所述数据块的数据信号沿着所述第一多个运算级依次传递；以及第二哈希引擎，包括第二多个运算级，所述第二多个运算级以流水线结构布置使得从所述第一哈希引擎接收的数据信号沿着所述第二多个运算级依次传递，其中所述第一多个运算级和所述第二多个运算级中的每个运算级对从前一运算级接收的数据信号进行运算并将经该运算级运算的数据信号提供给后一运算级；以及时钟模块，被配置为向所述第一哈希引擎和所述第二哈希引擎提供时钟信号，其中，所述第一哈希引擎内的时钟信号的传递方向与所述第二哈希引擎内的时钟信号的传递方向相反。2.根据权利要求1所述的运算核，其特征在于，所述第一哈希引擎内的时钟信号的传递方向与数据信号的传递方向相反，并且所述第二哈希引擎内的时钟信号的传递方向与数据信号的传递方向相同。3.根据权利要求1所述的运算核，其特征在于，所述运算核还包括：同步FIFO模块，设置在所述第一哈希引擎的所述第一多个运算级中的最后一个运算级与所述第二哈希引擎的所述第二多个运算级中的最前一个运算级之间，所述同步FIFO模块被配置为利用所述时钟信号接收从所述第一哈希引擎的所述最后一个运算级输出的数据信号并且利用所述时钟信号将所接收的数据信号输出到所述第二哈希引擎的所述最前一个运算级，其中，所述时钟模块还被配置为向所述同步FIFO模块提供所述时钟信号。4.根据权利要求1所述的运算核，其特征在于，所述运算核还包括：异步FIFO模块，设置在所述第一哈希引擎的所述第一多个运算级中的最后一个运算级与所述第二哈希引擎的所述第二多个运算级中的最前一个运算级之间，所述异步FIFO模块被配置为利用第一时钟信号接收从所述第一哈希引擎的所述最后一个运算级输出的数据信号并且利用不同于所述第一时钟信号的第二时钟信号将所接收的数据信号输出到所述第二哈希引擎的所述最前一个运算级，其中，所述时钟模块包括第一时钟模块和第二时钟模块，所述第一时钟模块被配置为向所述第一哈希引擎和所述异步FIFO模块提供所述第一时钟信号，并且所述第二时钟模块被配置为向所述第二哈希引擎和所述异步FIFO模块提供所述第二时钟信号，并且其中，所述第一时钟信号与所述第二时钟信号的频率相同。5.根据权利要求4所述的运算核，其特征在于，所述第一时钟信号与所述数据信号的传递方向相同，并且所述第二时钟信号与所述数据信号的传递方向相反。6.根据权利要求4所述的运算核，其特征在于，所述第一时钟信号与所述数据信号的传递方向相反，并且所述第二时钟信号与所述数据信号的传递方向相同。7.根据权利要求1
‑
6中任一项所述的运算核，其特征在于，所述运算核被实现在半导体芯片上，并且所述第一哈希引擎和所述第二哈希引擎被布置为沿所述半导体芯片的表面在与所述数据信号的传递方向垂直的竖直方向上彼此相邻。
8.根据权利要求1
‑
3中任一项所述的运算核，其特征在于，所述运算核还包括：第二异步FIFO模块，设置在所述第一多个运算级中相邻的第一运算级和第二运算级之间，所述第一运算级在所述第二运算级之前，所述第二异步FIFO模块被配置为利用不同于所述时钟信号的第三时钟信号接收从所述第一运算级输出的数据信号并且利用所述时钟信号将所接收的数据信号输出到所述第二运算级；以及第三时钟模块，被配置为向所述第二异步FIFO模块并且向所述第一运算级及所述第一多个运算级中在所述第一运算级之前的运算级提供所述第三时钟信号，其中，所述时钟模块还被配置为向所述第二异步FIFO模块并且向所述第二运算级及所述第一多个运算级中在所述第二运算级之后的运算级提供所述时钟信号。9.根据权利要求1
‑
3中任一项所述的运算核，其特征在于，所述运算核还包括：第三异步FIFO模块，设置在所述第二多个运算级中相邻的第三运算级和第四运算级之间，所述第三运算级在所述第四运算级之前，所述第三异步FIFO模块被配置为利用所述时钟信号接收从所述第三运算级输出的数据信号并且利用不同于所述时钟信号的第四时钟信号将所接收的数据信号输出到所述第四运算级；以及第四时钟模块，被配置为向所述第三异步FIFO模块并且向所述第四运算级及所述第二多个运算级中在所述第四运算级之后的运算级提供所述第四时钟信号，其中，所述时钟模块还被配置为向所述第三异步FIFO模块并且向所述第三运算级及所述第二多个运算级中在所述第三运算级之前的运算级提供所述时钟信号。10.根据权利要求4
‑
6中任一项所...

【专利技术属性】
技术研发人员：范志军，薛可，许超，杨作兴，
申请(专利权)人：深圳比特微电子科技有限公司，
类型：新型
国别省市：