打印头驱动装置制造方法及图纸

一种打印头驱动装置，接收每一象素最大ｎ比特灰度的１比特串行打印数据，由该打印数据选择打印头的通电波形来进行打印，包括：能够进行把例如２比特灰度的串行打印数据变换为并行数据的最大４比特的并行变换的串行并行变换电路；以每２比特传输由该变换电路变换的并行打印数据的４比特并行移位寄存器；屏蔽掉除４比特的打印数据的必要２比特之外的部分的屏蔽电路。通过来自该屏蔽电路的２比特打印数据来选择打印头的通电波形，而进行打印。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及接收最大n比特灰度的串行打印数据并通过该接收的打印数据选择打印头的通电波形来进行打印的打印头驱动装置。
技术介绍
例如，日本专利公开公报特开平8-216457号中的方案是如图23所示的那样，由灰度串行数据变换部3把与来自CPU1的打印头2的各个喷嘴相对应的打印数据变换为包含灰度信息的串行打印数据，提供给灰度并行数据变换部4。灰度并行数据变换部4把串行打印数据变换为与喷嘴的灰度数相对应的灰度并行数据，经过负荷控制部5提供给驱动器6，通过该驱动器6来驱动打印头2。日本专利公开公报特开平9-11457号中的方案是如图24所示的那样，设置发生与点的大小相对应的多个驱动电压波形的共同波形发生装置7和发生打印数据、移位时钟等的系统控制装置8，从该系统控制装置8向移位电路9供给并存储作为打印数据的2比特灰度数据，由闩锁电路10以预定定时闩锁存储在该移位电路9中的灰度数据，由解码器11变换该闩锁输出，然后，经过信号处理装置12来驱动多路复用器13，选择来自共同波形发生装置7的驱动电压波形的一个，来驱动压电体。日本专利公开公报特开平6-15846号中的方案是如图25所示的那样，把2比特的并行数据SI1、SI2分别提供给移位寄存器14、15，由闩锁电路16闩锁来自该移位寄存器的每个比特的数据，把该闩锁输出提供给并行/串行变换电路17。另一方面，把打印指令脉冲处理部18的间隔计时器19的输出提供给并行/串行变换电路17，同时，经过“与”门20提供给触发器21，把该触发器21的输出和监视电源电压的输出保护电路22的输出提供给“与”门23，把该“与”门23的输出和并行/串行变换电路17的输出提供给“与”门24，由该“与”门24的输出驱动晶体管Tr，来进行给发热电阻体R的通电。日本专利公开公报特开平8-216457号中的方案，例如，在处理2值数据时，需要附加空数据而成为与灰度数相同的比特来进行传输，而在数据传输中存在花费时间的问题。日本专利公开公报特开平9-11457号中的方案，例如，在处理2值数据时，同样需要附加空数据而与移位电路的移位数相匹配来进行传输，而在数据传输中存在花费时间的问题。日本专利公开公报特开平6-15846号中的方案，在并行中包括2段移位寄存器，由于作为2比特的并行数据来进行数据传输，而存在信号线增加的问题。本专利技术的目的是提供打印头驱动装置，由于能够以串行来进行数据传输，而能够使用于数据传输的信号线为一条，并且，在处理2值数据的情况下，不需要附加空数据来进行传输，越是低比特的打印数据，越是能够缩短数据传输时间，能够实现迅速的打印。
技术实现思路
技术方案1的专利技术是一种打印头驱动装置，接收每一象素最大n比特灰度的1比特串行打印数据，根据该接收的打印数据来决定驱动打印头的驱动波形，其特征在于，设置把接收的1比特串行打印数据进行移位的串行输入移位寄存器装置和根据应接收的灰度比特数m(其中，1≤m≤n)来变更移位寄存器装置的移位路径的变更装置。根据技术方案1的专利技术，由于能够以串行进行数据传输，就能使用于数据传输的信号线为一条，并且，即使在处理2值数据的情况下，不需要附加空数据来进行传输，越是低比特的打印数据越能缩短数据传输时间，而能够实现迅速的打印。本专利技术的这些和其他的目的、优点及特征将通过结合附图对本专利技术的实施例的描述而得到进一步说明。在这些附图中附图说明图1是表示本专利技术的第一实施例的电路方框图；图2是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图3是表示该实施例中的处理1象素2比特的打印数据时的动作定时的定时波形图；图4是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图5是表示本专利技术的第二实施例的电路方框图；图6是表示该实施例中的屏蔽电路的构成的方框图；图7是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图8是表示该实施例中的处理1象素3比特的打印数据时的动作定时的定时波形图；图9是表示该实施例中的处理1象素2比特的打印数据时的动作定时的定时波形图；图10是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图11是表示本专利技术的第三实施例的电路方框图；图12是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图13是表示本专利技术的第四实施例的电路方框图；图14是表示该实施例中的带选择器的移位寄存器的构成的方框图；图15是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图16是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图17是表示本专利技术的第五实施例的电路方框图；图18是表示该实施例中的屏蔽设定电路的构成的图；图19是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图20是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图21是表示本专利技术的第六实施例的电路方框图；图22是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图23是表示现有例子的电路方框图；图24是表示另一个现有例子的电路方框图；图25是表示另一个现有例子的电路方框图。实施专利技术的具体方式下面参照图1至4来说明本专利技术的第一实施例。如图1所示的那样，包括串行并行变换电路31，能够实现在每m比特中把m比特(其中，1≤m≤n)灰度的串行打印数据SI变换为并行数据的最大n＝4比特的并行变换；并行移位寄存器装置33，设置有k段4比特并行移位寄存器32，该4比特并行移位寄存器32在每m比特中传输来自该串行并行变换电路31的m比特的并行打印数据；串行数据输出电路34，把从该并行移位寄存器装置33的最终段的4比特并行移位寄存器32所传输的m比特的并行打印数据变换为串行数据，并作为串行打印数据SO而输出。即，把上述串行并行变换电路31的数据输出端子O1～O4连接到首段的4比特并行移位寄存器32的数据输入端子D1～D4上，把首段～第k-1段的4比特并行移位寄存器32的数据输出端子O1～O4分别连接到第2段～第k段的4比特并行移位寄存器32的数据输入端子D1～D4上，把作为最终段的第k段的4比特并行移位寄存器32的数据输出端子O1～O4连接到上述串行数据输出电路34的数据输入端子D1～D4上。接着，给上述串行并行变换电路31、各个4比特并行移位寄存器32和串行数据输出电路34分别提供复位信号RST、移位时钟SFCK。把上述各个4比特并行移位寄存器32的数据输出端子O1～O4分别连接到屏蔽电路35的输入端子上。上述屏蔽电路35取入从各4比特并行移位寄存器32所传输的k段的并行数据，通过有效比特选择信号SLT1、SLT2来在各段中屏蔽掉必要的m比特以外的部分，由此，把来自屏蔽电路35的k段并行数据提供给闩锁电路36。有效比特选择信号SLT1、SLT2也提供给上述串行数据输出电路34。上述串行数据输出电路34在多级连接该打印头驱动装置的情况下给下一段的打印头驱动装置提供串行打印数据。通常，在以1行单位进行打印的行式打印机中，级联多个打印头驱动装置。上述闩锁电路36以闩锁信号LTN输入的定时分别闩锁来自上述屏蔽电路35的k段的并行数据。把上述闩锁电路36闩锁的k本文档来自技高网...

【技术保护点】
一种打印头驱动装置，接收每一象素最大ｎ比特灰度的１比特串行打印数据，根据该接收的打印数据来决定驱动打印头的驱动波形，其特征在于，包括： 能够进行在每ｍ比特中把ｍ比特（其中，１≤ｍ≤ｎ）灰度的１比特串行打印数据变换为并行数据的最大ｎ比特的并行变换的串行并行变换装置； 把由该串行并行变换装置变换的ｍ比特的并行打印数据以每ｍ比特进行传输的ｎ比特并行移位寄存器； 选择打印头的通电波形的选择装置；以及 把由该选择装置所选择的导电波形提供给打印头的打印头驱动器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：高村纯，仁田升，小野俊一，
申请(专利权)人：东芝泰格有限公司，
类型：发明
国别省市：JP[日本]