SiGe(:B):Ga层的形成制造技术

在第一方面，本发明专利技术涉及一种形成SiGe(:B):Ga层(40)的方法，该方法包括：(a)在含C的Ga前体存在下,在基材(10)上沉积SiGe(:B):Ga，从而形成SiGe(:B):Ga层(40)的第一部分(20)；和(b)在不存在含C的Ga前体的情况下，在第一部分(20)上沉积SiGe(:B)，从而形成SiGe(:B):Ga层(40)的第二部分(30)。(40)的第二部分(30)。(40)的第二部分(30)。

【技术实现步骤摘要】
SiGe(:B):Ga层的形成


[0001]本专利技术涉及SiGe(:B):Ga层及其制造，并且更具体地涉及包括Ga与Si，Ge和-任选地-B的共沉积的这种制造。
[0002]专利技术背景
[0003]Ga掺杂的SiGe是用于先进的p型金属氧化物半导体(MOS)器件的最有希望的源极/漏极材料之一。例如，Wang等证明在Ti/SiGe:Ga堆叠中可以实现低于10-9
Ω
·
cm2的接触电阻率(WANG，Lin-Lin等人，Si，SiGe和Ge中Ga活化的综合研究——使用纳秒激光活化在Ga掺杂的Ge上获得了5
×
10-10
Ω
·
cm2的接触电阻率(Comprehensive study of Ga activation in Si,SiGe and Ge with 5
×
10-10
Ω
·
cm2contact resistivity achieved on Ga doped Ge using nanosecond laser acti本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成Ga掺杂的SiGe层(40)的方法，所述方法包括：a.在含C的Ga前体存在下，在基材(10)上沉积Ga掺杂的SiGe，从而形成Ga掺杂的SiGe层(40)的第一部分；和b.在不存在含C的Ga前体的情况下，在第一部分(20)上沉积SiGe，从而形成Ga掺杂的SiGe层(40)的第二部分(30)；其中，Ga掺杂的SiGe层(40)的各部分，即在步骤a中沉积的Ga掺杂的SiGe和在步骤b中沉积的SiGe均任选地是B掺杂的。2.如权利要求1所述的方法，其中，步骤a和/或步骤b中的沉积包括外延工艺。3.如前述权利要求中任一项所述的方法，其中，步骤a是使用Si前体，Ge前体，B前体和含C的Ga前体进行的；并且步骤b包括在没有含C的Ga前体的情况下继续进行步骤a的沉积。4.如前述权利要求中任一项所述的方法，其中，步骤a和/或步骤b中的沉积在450℃或更低的温度下进行。5.如前述权利要求中任一项所述的方法，其中，Si前体是高阶硅烷，并且/或者Ge前体是高阶锗烷。6.如前述权利要求中任一项所述的方法，其在步骤a和/或步骤b之后还包括步骤c：c.回蚀Ga掺杂的SiGe层(40)。7.如权利要求6所述的方法，其中，使用基于Cl的蚀刻剂进行步骤c。8.如权利要求6或7所述的方法，其中，所述方法用于相对于氧化物或氮化物表面，在半导体表面上区域选择性地形成SiGe(...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：