【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]在半导体制造中,随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小,为了适应更小的特征尺寸,金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的沟道长度也相应不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极结构对沟道的控制能力随之变差,栅极电压夹断(Pinch off)沟道的难度也越来越大,使得亚阈值漏电(Subthreshold leakage)现象,即所谓的短沟道效应(SCE:short-channel effects)更容易发生。
[0003]因此,为了减小短沟道效应的影响,半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应晶体管(FinFET)。FinFET中,栅极结构至少可以从两侧对超薄体(鳍部)进行控制 ...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底包括衬底以及凸出于所述衬底的鳍部;在所述鳍部的顶面和侧壁、以及所述衬底表面形成牺牲层;对所述牺牲层进行氧化处理,使所述牺牲层转化成氧化层。2.如权利要求1所述的半导体结构的形成方法,其特征在于,提供基底后,在形成所述牺牲层之前,所述半导体结构的形成方法还包括:在所述鳍部的顶面和侧壁、以及所述衬底表面形成缓冲层;形成所述牺牲层的步骤中,所述牺牲层形成在所述缓冲层上;形成所述氧化层后,所述氧化层和所述缓冲层用于构成栅氧化层。3.如权利要求2所述的半导体结构的形成方法,其特征在于,采用原子层沉积工艺,在所述鳍部的顶面和侧壁、以及所述衬底表面形成缓冲层。4.如权利要求2所述的半导体结构的形成方法,其特征在于,采用等离子体增强原子层沉积工艺,在所述鳍部的顶面和侧壁、以及所述衬底表面形成缓冲层。5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述等离子体增强原子层沉积工艺采用的输出功率为0~200W。6.如权利要求2所述的半导体结构的形成方法,其特征在于,形成所述缓冲层的步骤中,所述缓冲层的厚度为7.如权利要求2所述的半导体结构的形成方法,其特征在于,形成所述缓冲层的步骤中,所述缓冲层的材料包括氧化硅。8.如权利要求2所述的半导体结构的形成方法,其特征在于,所述氧化层与所述缓冲层的材料相同。9.如权利要求2所述的半导体结构的形成方法,其特征在于,在形成所述缓冲层后,形成所述牺牲层之前,所述半导体结构的...
【专利技术属性】
技术研发人员:成国良,张文广,郑春生,张华,甘露,
申请(专利权)人:中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。