流水线处理器中的指令地址生成和跟踪制造技术

在一个实施例中，对应于处理器（例如，数字信号处理器（ＤＳＰ））中的指令流水线的地址流水线可以生成和跟踪每个站中的每条指令的指令地址。地址流水线可包括程序计数（ＰＣ）生成逻辑，以根据连续程序流的当前指令的宽度来自动计算下一条指令的ＰＣ。地址流水线还可跟踪与每条指令相关联的有效位，并存储最老有效指令的地址，以便在中断事件之后返回到原来的程序流。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及流水线数字信号处理器，尤其涉及生成和跟踪指令流水线中的各个指令的地址。背景数字信号处理涉及采用数字形式的信号表现，以及使用数字计算来转换或处理这种数字表现。在无线通信、联网和多媒体等领域中，数字信号处理是当今许多高科技产品广泛使用的技术。数字信号处理技术流行的一个原因一直是开发了成本低且功能强大的数字信号处理器(DSP)，数字信号处理器为工程师提供了可靠的计算能力以廉价并有效地实现这些产品。自从开发了第一种DSP以来，DSP的构造和设计已发展到可以对视频速率序列执行十分复杂精密的实时处理的程度。DSP经常用于诸如数字视频、成像和音频之类的各种多媒体应用。DSP可以对数字信号进行操作，以创建和打开这类多媒体文件。MPEG-1(运动图像专家组)、MPEG-2、MPEG-4和H.263是数字视频压缩标准和文件格式。这些标准通过主要存储从一个视频帧到另一个视频帧的变化，而不是存储每个完整的帧，来实现数字视频信号的高压缩比。然后，可以使用许多不同的技术来进一步压缩视频信息。压缩期间，可以使用DSP来对视频信息执行各种操作。这些操作可以包括运动搜索和空间内插算法。主要目的是测量相邻帧内的块之间的失真。这些操作是计算密集的，可能要求高的数据吞吐量。MPEG标准家族正在不断发展，以跟上对多媒体应用和文件的日益增加的带宽要求。该标准的每个新版本都表现出更加复杂的算法，这些算法对适合MPEG的视频处理设备中所用的DSP提出更多的处理要求。视频处理设备制造商经常依靠为MPEG和H.263标推下的视频编码定制的专用集成电路(ASIC)。但是，ASIC的设计复杂，造价昂贵，其应用不如通用DSP灵活。附图说明通过阅读以下详细的描述并参考附图，本专利技术的这些和其他的特征与优点将会更加一目了然。图1是根据一实施例的一种利用处理器的移动视频设备的框图。图2是根据一实施例的信号处理系统的框图。图3是根据一实施例的一种替代的信号处理系统的框图。图4说明了根据一实施例的图1中的处理器的示范流水线站。图5说明了根据一实施例的包括程序计数(PC)生成逻辑的地址流水线。图6是描述根据一实施例的地址计算操作的流程图。详细描述图1说明了根据本专利技术的一实施例的包括处理器的一种移动视频设备100。移动视频设备100可以是一种手持设备，它显示产生于从天线105或数字视频存储介质120(例如，数字化视频光盘(DVD)或记忆卡)接收的编码视频信号的视频图像。处理器110与可以为处理器操作存储指令和数据的存储器115(可以是高速缓冲存储器)进行通信。处理器110可以是微处理器、数字信号处理器(DSP)、控制从属的DSP的微处理器、或具有混合式微处理器/DSP架构的处理器。出于本申请的目的，处理器110在下文中将被称作DSP110。DSP110可以对编码的视频信号执行各种操作，包括例如，模拟-数字转换、解调、滤波、数据恢复和解码。DSP110可以根据各种数字视频压缩标准(例如，MPEG标准家族和H.263标准)之一来对压缩的数字视频信号解码。然后，解码的视频信号可以输入到显示驱动器130，以便在显示器125上生成视频图像。手持设备的电源供给通常有限。此外，视频解码操作在计算上是密集的。因此，用于这种设备中的处理器最好速度较高、功率较低。DSP110可以具有一种深流水线、负载/存储架构。通过采用流水线技术，相对于非流水线DSP而言，可以增强DSP的性能。流水线DSP不是获取第一条指令，执行该第一条指令，然后获取第二条指令，而是使第二条指令的获取和第一条指令的执行同时发生，从而提高了指令吞吐量。此外，流水线DSP的时钟周期可比非流水线DSP的时钟周期短，在非流水线DSP中必须在同一时钟周期内获取和执行指令。考虑这种DSP110可以用于视频可携式摄像机、电信会议、PC视频卡和高清晰度电视(HDTV)。此外，DSP110也可以结合利用数字信号处理(例如，移动电话技术、语音识别中所用的语音处理)的其他技术和其他应用来加以运用。现在参考图2，示出了根据一实施例的包括DSP110的一种信号处理系统200的框图。一个或多个模拟信号可以由外部源(例如，天线105)提供给信号调节器202。信号调节器202配置成对这些模拟信号执行某些预处理功能。示范的预处理功能可包括将这些模拟信号中的几个模拟信号混合在一起、滤波、放大等。如上所述，模数转换器(ADC)204可以被耦合，以便从信号调节器202接收经预处理的模拟信号并将预处理过的模拟信号转换为由采样组成的数字信号。根据由信号调节器202所接收的模拟信号的特性所确定的采样率来进行采样。DSP110被耦合以便接收ADC204的输出端上的数字信号。DSP110可以对所接收的数字信号执行所需的信号转换，产生一个或多个输出数字信号。数字-模拟转换器(DAC)206被耦合，以便从DSP110接收输出数字信号。DAC206将输出数字信号转换为输出模拟信号。然后，将输出模拟信号传递给另一个信号调节器208。该信号调节器208可对输出模拟信号执行后处理功能。示范的后处理功能类似于以上所列出的预处理功能。这些设备的任何合适的配置都可以被耦合于具有DSP110的信号处理系统200中。接下来参考图3，示出了根据另一个实施例的一种信号处理系统300。在这个实施例中，数字接收器302配置成接收一个或多个数字信号，并将所接收的数字信号传递给DSP110。和图2中所示的实施例一样，DSP110可对所接收的数字信号执行所需的信号转换，以产生一个或多个输出数字信号。被耦合以接收输出数字信号的可以是数字信号发送器304。在一个示范应用中，信号处理系统300可以是一种数字音频设备，其中数字接收器302将表示存储在数字存储设备120上的数据的数字信号传递给DSP110。然后，DSP110可处理数字信号，并将所产生的输出数字信号传递给数字发送器304。数字发送器304随后可使这些输出数字信号的值传送到显示驱动器130，以便在显示器125上生成视频图像。图4所示的流水线可包括8个站，它们可包括指令获取402-403、解码404、地址计算405、执行406-408以及反写409这些站。指令i可在一个时钟周期内被获取，然后在随后的时钟周期内在流水线中被加以操作和执行，与此同时，获取新的指令(例如，i+1和i+2)。流水线技术可能会引入额外的协调问题并有损于处理器的性能。程序流程中的跳转可能会在流水线中产生空隙或“泡”。引起要采取条件转移或要产生异常或中断的情况可能会改变指令的顺序流。发生这类事件后，可在连续的程序流之外获取一条新的指令，使流水线中的其余的指令互不相关。可以采用数据发送、分支预测、以及将有效位与流水线中的指令地址相关联之类的方法，来处理这些复杂情况。图5说明了生成并将每条指令的地址传送到每个流水线站的地址流水线500。地址流水线500可对固定宽度或可变宽度的指令计算PC。地址流水线500包括对应于各指令流水线站(例如，IF1、IF2、DEC等)的地址寄存器502-508。解码(DEC)站中的程序计数(PC)多路复用器(MUX)510可以在寄存器503中的分支目标地址与“下一条地址寄存器”512中的PC之间进行选择。如下文所述，根据一个实施例，本文档来自技高网...

【技术保护点】
一种对流水线中的可变宽度指令生成地址的方法，其特征在于包括： 在分支目标地址与下一连续地址之间进行选择，该下一连续地址是从存储的地址和流水线中第一条指令的指令宽度计算出的。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：RP辛格，CP洛斯，GA奥弗坎普，
申请(专利权)人：英特尔公司，模拟设备股份有限公司，
类型：发明
国别省市：US[美国]