一种基于忆阻器的数据选择器及其IC拓扑结构制造技术

本发明专利技术公开了一种基于忆阻器的二选一数据选择器电路，该选择器电路包括六个忆阻器和一个NMOS管，其中每两个极性相反的忆阻器串联构成与门或者或门电路，实现相应的与、或逻辑。此外，本发明专利技术还将该二选一数据选择器电路映射到忆阻器交叉阵列中。本发明专利技术所构建的二选一数据选择器电路不仅具备传统选择器的功能，而且极大减少了传统电路中的CMOS元件数量，大量采用新型元器件忆阻器，因而简化了电路结构，缩小了电路面积，此外由于忆阻器交叉阵列尺寸小，易于高密度集成，且与当前CMOS技术兼容，因此将电路映射到交叉阵列后，进一步提高了电路的集成度和可扩展性。的集成度和可扩展性。的集成度和可扩展性。

【技术实现步骤摘要】
一种基于忆阻器的数据选择器及其IC拓扑结构


[0001]本专利技术涉及一种基础电路及其集成电路拓扑
，具体涉及一种一种基于忆阻器的数据选择器及其IC拓扑结构。

技术介绍

[0002]忆阻器是1971年由L.O.Chua提出的第四种基本无源电路元件，并于2008年在惠普实验室得到了实验验证。忆阻器具有非易失性、纳米尺寸、低功耗、高集成度等诸多优点。此外，无论是在电学特性还是在器件制备上，忆阻器都可以很好的与当前的CMOS技术兼容。
[0003]自忆阻器在2010年被惠普实验室证明能够执行IMPLY(实质蕴涵逻辑)，越来越多的研究人员正在探索中其在各种逻辑操作中的应用。如先前提出的MAGIC(memristor
‑
aided logic)逻辑，MRL(memristorratioed logic)逻辑，MAD(memristors
‑
as
‑
drivers)逻辑等。然而，相关的研究主要集中如或门、与门这种的基本门电路或加法器上，很少由涉及到数据选择器。实际上，在数字信号的传输过程中，需要经常使用数据选择器。它能够经过选择，把多个通道的数据传送到某一数据通道上去，从而实现数据选择功能。数据选择器也常被称为多路选择器或多路开关。
[0004]二选一数据选择器电路是最基本的数据选择器电路，可以通过它进一步实现四选一、八选一等数据选择器电路。
[0005]二选一数据选择器逻辑表达式如下所示：
[0006][0007]其中S是数据选择控制端，A和B分别为两个输入端。当S为逻辑0时选择A，即Y端输出为A，当S为逻辑1时选择B，即Y端输出为B。
[0008]根据其逻辑表达式可列出以下真值表：
[0009][0010]现有数据选择器一般是采用多个CMOS管构成。CMOS管功耗大，且其尺寸正接近物理极限，而摩尔定律也即将失效，面对这些困境，需要寻求新的低功耗、易于高密度集成的器件来搭建电路。

技术实现思路

[0011]为解决以上的技术问题，本专利技术提供了一种基于忆阻器的数据选择器及其IC拓扑结构。
[0012]本专利技术利用MRL逻辑与CMOS技术的兼容性，设计了一种基于忆阻器的二选一数据选择器电路，该电路包括六个忆阻器和一个NMOS管，其中每两个极性相反的忆阻器串联构成与门或者或门电路，实现相应的与、或逻辑。本专利技术所构建的二选一数据选择器电路不仅具备传统选择器的功能，而且极大减少了传统电路中的CMOS元件数量，大量采用新型元器件忆阻器，因而相比传统纯CMOS数据选择器电路，本专利技术简化了电路结构，缩小了电路面积。此外，本专利技术还将该电路映射到忆阻器交叉阵列中，由于忆阻器交叉阵列尺寸小，易于高密度集成，且与当前CMOS技术兼容，在将电路映射到交叉阵列后，进一步提高了电路的集成度和可扩展性。
[0013]本专利技术技术方案如下：
[0014]一种基于忆阻器的数据选择器，其关键在于：由一级与门、一级或门，选择MOS管，二级或门组成；
[0015]其中一级或门由第一忆阻器M1和第二忆阻器M2组成，二者的负极相连，为一级或门的输出端，二者的正极为一级或门的两个输入端；
[0016]一级与门由第三忆阻器M3和第四忆阻器M4组成，二者的正极相连，为一级与门的输出端，二者的负极为一级与门的两个输入端；
[0017]在MRL这个逻辑中，电压被用作逻辑状态变量。即高电平(V
HIGH
)表示逻辑1，低电平(V
LOW
)表示逻辑0。对与门和或门来说，每个忆阻器的一端为输入端，连接两个忆阻器的共同节点为输出端。对于与门来说：两个忆阻器的负极分别同两个输入电压信号连接。当V
IN1
＝V
IN2
时(无论是逻辑1还是逻辑0)，无电流流过两个忆阻器。因此，输出电平等于输入电平，即，如果两个输入都是高电平(低电平)，那么V
OUT
就是逻辑1(0)。当V
IN1
为逻辑1，V
IN2
为逻辑0时，这将导致两个忆阻器的阻值分别趋向R
OFF
(忆阻器的最大阻值)和R
ON
(忆阻器的最小阻值)。假设R
OFF
>>R
ON
，V
OUT
可表示为如下：
[0018][0019]在另一种情况下，即V
IN1
是逻辑0，而V
IN2
是逻辑1，可以推导出V
OUT
与上面相同。
[0020]同样地，或门也可以用同与门同样的方法来分析。
[0021]所述选择MOS管为NPN型，该选择MOS管的栅极连接一级与门的一个输入端，该栅极还连接一级或门的一个输入端，该选择MOS管的源极接地，漏极接一级或门的输出端；
[0022]所述一级或门的输出端还接二级或门的一个输入端，一级与门的输出端接二级或门的另一个输入端，所述二级或门由第五忆阻器M5和第六忆阻器M6组成，二者的负极相连，为二级或门的输出端，二者的正极为二级或门的两个输入端。
[0023]整个选择器，只有一个MOS管，其功耗大幅降低，利用忆阻器固有的优势，进一步降
低了电路的器件面积，提高了电路的集成度。
[0024]所述一级与门与一级或门的公共输入端为S端，一级与门的另一个输入端为B端，一级或门的的另一个输入端为A端；
[0025]二级或门的输出端为Y端。
[0026]二选一选择器作为复杂选择器的基本单元，其结构简单，管脚清晰，外部管脚与传统选择器一致，符合通用性和普适性的要求，适合四选一、八选一等选择器的构建。
[0027]基本电路原理在理论上符合集成电路封装的要求，但如何进行封装，其拓扑结构要综合体积小，散热好，单元模块化强，因此，构建了一种基于忆阻器的数据选择器IC拓扑结构，其关键在于：设置有一个数据选择器，该数据选择器由一级与门、一级或门，选择MOS管和二级或门组成，所述一级与门、一级或门，选择MOS管和二级或门都布置在同一个平面的交叉阵列中；
[0028]片状的交叉阵列，满足了单元模块化强的要求，便于与其他运算处理结构集成封装，同时，也发挥了结构体积小，薄片易于散热的优势。
[0029]该平面阵列为5
×
5阵列，其中：
[0030]其中第一忆阻器M1和第二忆阻器M2组成一级或门，第一忆阻器M1布置在(X1、Y1)点位；第二忆阻器M2布置在(X1、Y2)点位，二者的负极搭接在X1向纬线上，第一忆阻器M1的正极搭接在Y1向经线上，第二忆阻器M2的正极搭接在Y2向经线上；
[0031]其中第三忆阻器M3和第四忆阻器M4组成一级与门，第三忆阻器M3布置在(X3、Y4)点位；第四忆阻器M4布置在(X4、Y4)点位，二者的正极搭接在Y4向经线上，第三忆阻器M3的负极搭接在X3向纬线上，第四忆阻器M4的负极搭接在X4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于忆阻器的数据选择器，其特征在于：由一级与门、一级或门，选择MOS管，二级或门组成；其中一级或门由第一忆阻器M1和第二忆阻器M2组成，二者的负极相连，为一级或门的输出端，二者的正极为一级或门的两个输入端；一级与门由第三忆阻器M3和第四忆阻器M4组成，二者的正极相连，为一级与门的输出端，二者的负极为一级与门的两个输入端；所述选择MOS管为NPN型，该选择MOS管的栅极连接一级与门的一个输入端，该栅极还连接一级或门的一个输入端，该选择MOS管的源极接地，漏极接一级或门的输出端；所述一级或门的输出端还接二级或门的一个输入端，一级与门的输出端接二级或门的另一个输入端，所述二级或门由第五忆阻器M5和第六忆阻器M6组成，二者的负极相连，为二级或门的输出端，二者的正极为二级或门的两个输入端。2.根据权利要求1所述的一种基于忆阻器的数据选择器，其特征在于：所述一级与门与一级或门的公共输入端为S端，一级与门的另一个输入端为B端，一级或门的的另一个输入端为A端；二级或门的输出端为Y端。3.一种基于忆阻器的数据选择器IC拓扑结构，其特征在于：设置有一个数据选择器，该数据选择器由一级与门、一级或门，选择MOS管和二级或门组成，所述一级与门、一级或门，选择MOS管和二级或门都布置在同一个平面的交叉阵列中；该交叉阵列为5
×
5阵列，其中：其中第一忆阻器M1和第二忆阻器M2组成一级或门，第一忆阻器M1布置在(X1、Y1)点位；第二忆阻器M2布置在(X1、Y2)点位，二者的负极搭接在X1向纬线上，第一忆阻器M1的正极搭接在Y1向经线上，第二忆阻器M2的正极搭接在Y2向经线上；其中第三忆阻器M3和第四忆阻器M4组成一级...

【专利技术属性】
技术研发人员：王丽丹，王紫菱，
申请(专利权)人：西南大学，
类型：发明
国别省市：