一种横向功率器件制造技术

本发明专利技术属于功率半导体技术领域，涉及一种横向功率器件。本发明专利技术主要特征在于：漂移区表面的场板结构采用凸出形状，优化漂移区长度。正向导通时，栅结构与场板结构下方的漂移区表面产生连续的电子积累层，形成积累型输运模式，以降低器件比导通电阻；反向阻断时，场板结构中反偏的PN结承受耐压，且场板结构不仅能辅助耗尽漂移区以提高漂移区掺杂浓度而降低器件比导通电阻，还能调制横向电场分布以提高耐压。相对传统LDMOS，本发明专利技术实现高耐压的同时具有更低的比导通电阻。有更低的比导通电阻。有更低的比导通电阻。

【技术实现步骤摘要】
一种横向功率器件


[0001]本专利技术属于功率半导体
，涉及一种横向功率器件。

技术介绍

[0002]与VDMOS(Vertical Double Diffusion MOS，纵向双扩散金属氧化物半导体场效应晶体管)相比，LDMOS具有开关速度快，易于集成的特点，广泛应用于功率集成电路中。
[0003]在常规LDMOS中，存在着比导通电阻(Special On
‑
resistance，R
on,sp
)与耐压(Breakdown Voltage，BV)之间的矛盾关系：R
on,sp
∝
BV
2.5
,其被称之为“硅极限”。通过降低漂移区掺杂浓度，增长漂移区均可提高器件的耐压，但同时会增大器件的比导通电阻，造成功耗上升。为了缓解这一矛盾关系，RESURF技术、超结技术和槽型技术等是常用手段。RESRUF技术和超结技术本质上都是在漂移区内引入P型区来辅助耗尽N型漂移区，以提高漂移区掺杂浓度而降低R
on,sp
。但是二者均无法有效降低漂移区的长度，且引入的P型区可能会占用漂移区的导电路径，不利于降低器件R
on,sp
。槽型技术则可通过在漂移区引入介质槽结构，折叠漂移区，因而缩短了漂移区长度，同时介质槽辅助耗尽漂移区以提高漂移区掺杂浓度，从而显著降低了器件R
on,sp
。但是无论是槽型技术、超结技术还是RESURF技术，正向导通时电流均为通过中性漂移区载流子的漂移输运方式，因此R<br/>on,sp
仍然会受到漂移区掺杂浓度的制约。

技术实现思路

[0004]本专利技术的目的在于，针对上述问题，提出一种横向功率器件。
[0005]本专利技术的技术方案为：
[0006]一种横向功率器件，包括沿器件垂直方向自下而上依次层叠设置的P衬底1、N漂移区2和场板结构；
[0007]沿器件横向方向，N漂移区2的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和位于源极结构和漏极结构之间；
[0008]所述的源极结构包括P型阱区31、P型体接触区5和第一N型重掺杂区6；所述P型体接触区5和第一N型重掺杂区6相互接触并列位于P型阱区31上层远离N漂移区2的一端，且第一N型重掺杂区6在靠近N漂移区2的一侧，P型体接触区5和第一N型重掺杂区6上表面共同引出源极电极；
[0009]所述漏极结构包括N型缓冲区4和第二N型重掺杂区7；所述第二N型重掺杂区7位于N型缓冲区4上表面，所述第二N型重掺杂区7的引出端为漏极电极；
[0010]其特征在于，所述场板结构由第一凸起部分、第二凸起部分和平面部分构成，其中第一凸起部分从源极结构上表面延伸至N漂移区2上表面，所述第一凸起部分为第一介质层9和覆盖在第一介质层9上的P阱区32；所述平面部分为第一介质层9和覆盖在第一介质层9上的P型区11；所述第二凸起部分从漏极结构上表面延伸至P型区11，第二凸起部分为第一介质层9和覆盖在第一介质层9上的N型缓冲区13和P型区11，N型缓冲区13位于平面部分的P型区11和第二凸起部分的P型区11之间，即N型缓冲区13沿垂直方向贯穿P型区11将其分为
两部分，在第二凸起部分的P型区11上层还嵌入有第一P型重掺杂区16，即第一P型重掺杂区16的两侧被第二凸起部分的P型区11包围；凸起部分和平面部分的连接方式为：P阱区32一侧的末端直接与平面部分的P型区11接触；N型缓冲区13的末端与平面部分的P型区11接触，并形成向源极结构方向内凹的弧面，且弧面两端之间的纵向宽度等于N型缓冲区13的纵向宽度；P阱区32另一侧的末端覆盖部分P型体接触区5的上表面，在P型体接触区5和P型区11之间的P阱区32被P型阱区31包围，使得P阱区32不与第一N型重掺杂区6和N漂移区2接触，且P型阱区31还隔离第一N型重掺杂区6和N漂移区2；所述P阱区32另一侧的上层还具有第二P型重掺杂区51，第二P型重掺杂区51向靠近P型区11的方向延伸至超出P型体接触区5的边缘，第二P型重掺杂区51超出P型体接触区5边缘部分的横向宽度小于第一N型重掺杂区6的横向宽度；第二凸起部分位于N型缓冲区4的上表面，且N型缓冲区4还隔离平面部分和第二N型重掺杂区7，使得第二凸起部分、平面部分与第二N型重掺杂区7之间均具有间距；
[0011]所述栅极结构为平面栅结构，平面栅结构位于第一介质层9和第一N型重掺杂区6之间的N漂移区2上表面，包括栅介质层8和覆盖在栅介质层8上表面的导电材料17；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N型重掺杂区6上表面和P型区11上表面，同时沿纵向方向，平面栅结构还覆盖P阱区32，但是平面栅结构与第二P型重掺杂区51之间具有间距，导电材料17和第二P型重掺杂区51上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
[0012]进一步的，所述平面部分的P型区11从源极结构到漏极结构的方向，采用的掺杂方式为由高到低的阶梯掺杂。
[0013]本专利技术的有益效果是，相对于传统的LDMOS结构，本专利技术通过引入源漏端凸出型的场板结构，有利缩小器件尺寸，且导通时形成积累型输运模式以降低R
on,sp
，并提高器件的耐压能力。
附图说明
[0014]图1为实施例1的半元胞三维结构示意图；
[0015]图2为实施例1的去除栅极结构的全元胞俯视图；
[0016]图3为实施例2的去除栅极结构的全元胞俯视图；
[0017]图4为实施例3的去除栅极结构的全元胞俯视图。
具体实施方式
[0018]下面结合附图和实施例，详细描述本专利技术的技术方案：
[0019]实施例1
[0020]如图1、2所示，为本例的一种横向功率器件，包括沿器件垂直方向自下而上依次层叠设置的P衬底1、N漂移区2和场板结构；
[0021]沿器件横向方向，N漂移区2的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和位于源极结构和漏极结构之间；
[0022]所述的源极结构包括P型阱区31、P型体接触区5和第一N型重掺杂区6；所述P型体接触区5和第一N型重掺杂区6相互接触并列位于P型阱区31上层远离N漂移区2的一端，且第一N型重掺杂区6在靠近N漂移区2的一侧，P型体接触区5和第一N型重掺杂区6上表面共同引
出源极电极；
[0023]所述漏极结构包括N型缓冲区4和第二N型重掺杂区7；所述第二N型重掺杂区7位于N型缓冲区4上表面，所述第二N型重掺杂区7的引出端为漏极电极；
[0024]所述场板结构由第一凸起部分、第二凸起部分和平面部分构成，其中第一凸起部分从源极结构上表面延伸至N漂移区2上表面，所述第一凸起部分为第一介质层9和覆盖在第一介质层9上的P阱区32；所述平面部分为第一介质层9和覆盖在第一介质层9上的P型区11；所述第二凸起部分从漏极结构上表面延本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种横向功率器件，包括沿器件垂直方向自下而上依次层叠设置的P衬底(1)、N漂移区(2)和场板结构；沿器件横向方向，N漂移区(2)的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和位于源极结构和漏极结构之间；所述的源极结构包括P型阱区(31)、P型体接触区(5)和第一N型重掺杂区(6)；所述P型体接触区(5)和第一N型重掺杂区(6)相互接触并列位于P型阱区(31)上层远离N漂移区(2)的一端，且第一N型重掺杂区(6)在靠近N漂移区(2)的一侧，P型体接触区(5)和第一N型重掺杂区(6)上表面共同引出源极电极；所述漏极结构包括N型缓冲区(4)和第二N型重掺杂区(7)；所述第二N型重掺杂区(7)位于N型缓冲区(4)上表面，所述第二N型重掺杂区(7)的引出端为漏极电极；其特征在于，所述场板结构由第一凸起部分、第二凸起部分和平面部分构成，其中第一凸起部分从源极结构上表面延伸至N漂移区(2)上表面，所述第一凸起部分为第一介质层(9)和覆盖在第一介质层(9)上的P阱区(32)；所述平面部分为第一介质层(9)和覆盖在第一介质层(9)上的P型区(11)；所述第二凸起部分从漏极结构上表面延伸至P型区(11)，第二凸起部分为第一介质层(9)和覆盖在第一介质层(9)上的N型缓冲区(13)和P型区(11)，N型缓冲区(13)位于平面部分的P型区(11)和第二凸起部分的P型区(11)之间，即N型缓冲区(13)沿垂直方向贯穿P型区(11)将其分为两部分，在第二凸起部分的P型区(11)上层还嵌入有第一P型重掺杂区(16)，即第一P型重掺杂区(16)的两侧被第二凸起部分的P型区(11)包围；凸起部分和平面部分的连接方式为：P阱区(32)一侧的末端直接与平面部分的P型区(11)接触；N型...

【专利技术属性】
技术研发人员：魏杰，李杰，戴恺纬，马臻，李聪聪，罗小蓉，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：