串行式输出入测试方法与其测试的存储器组件技术

一种串行式Ｉ／Ｏ测试方法，其由一测试系统执行以测试一具有第一接脚、第二接脚与第三接脚的存储器元件。该方法包括：通过第一接脚输入一时脉至存储器元件；通过第二接脚输入一串行式地址至存储器元件，其中串行式地址同步于时脉而输入。其更包括：输入一指令至存储器元件；以及当该指令是一读取指令时，同步于该时脉而从第三接脚输出一串行式写入数据。当该指令是一程序化指令时，其包括通过额外接脚而同步于该时脉来串行式输入一初始数据；以及在将其当成程序化后数据而同步于该时脉来从存储器元件输出前，将初始数据程序化至存储器元件内。在读取指令下的该串行式写入数据与该程序化指令下的该程序化后初始数据比较于一原始数据或预期数据。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种存储器元件的测试，且特别是有关于增加存储器元件的测试速度的方法与装置。现今高密度VLSI存储器阵列的制造使得制程的大部份要花于测试存储器阵列上。因此，测试制造者已建立可同时测试多重存储器元件的自动测试系统。测试可在存储器元件已完成制造但仍于硅晶圆上时执行于存储器元件上，或在封装成晶片后才进行，或在这两个阶段皆进行。对已封装的晶片而言，设计自动测试机台是较容易的，但如果此晶片早点接受测试，则管理成本可降低，因为可将缺陷存储器元件丢弃，避免花费额外资源。用于多重存储器元件的存储器测试机台一般是在存储器元件上进行测试并将由该些存储器元件的输出结果与标准或预期值相比。机器可用于放置存储器晶片于测试板上，并起动存储器元件与存储器测试机台的外部电路间的电性接触。存储器测试机台的外部电路一般设计成模块化，各模块相关于存储器元件的一端点。在测试时，各模型作用于三个模式之一；亦即，各模块可送数据，接收数据或维持闲置。测试的执行是通过存储器测试机台与存储器元件间的信号交换。为测试存储器元件，地址信号可由测试机台所产生并送至存储器元件的输入地址接脚，接着，测试数据输入信号可送至本文档来自技高网...

【技术保护点】
一种串行式输出入测试方法，其由一测试系统所执行以测试一存储器元件，该存储器元件具有一第一接脚与至少一额外接脚，其特征是，该测试方法包括下列步骤：通过该第一接脚而输入一时脉至该存储器元件；通过该额外接脚而输入一串行式地址至该存储器元件 ，其中该串行式地址同步于该时脉而输入；输入一指令至该存储器元件；以及当该指令是一读取指令时，同步于该时脉而从该额外接脚输出一串行式写入数据，其中该串行式写入数据相关于存于该存储器元件中的串行式写入数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：林文熙，黄新江，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]