一种处理器的地址空间优化方法技术

本发明专利技术公开了一种地址空间优化方法。包括：ＦＬＡＳＨ和外围存储器共享高端寻址空间，通过不同的地址范围分别来选通ＦＬＡＳＨ和外围存储器，同时在可编程器件ＣＰＬＤ中产生不同的Ｒｅａｄｙ信号，并根据不同的地址范围，选通输入到处理器的异步Ｒｅａｄｙ信号输入端ＡＲＤＹ；或内存和外围存储器共享低端寻址空间，通过不同的地址范围分别来选通内存和外围存储器，同时在可编程器件ＣＰＬＤ中产生不同的Ｒｅａｄｙ信号，并根据不同的地址范围，选通输入到处理器的异步Ｒｅａｄｙ信号输入端ＡＲＤＹ；本发明专利技术将ＦＬＡＳＨ和外围存储器共用处理器的高端存储器的选通信号／ＵＣＳ，或者将内存和外围存储器共用处理器的低端存储器的选通信号／ＬＣＳ，实现了ＦＬＡＳＨ或内存和外围存储器可以共用尽可能大的地址空间，因而克服了传统的使用不同的地址选择信号所带来的ＦＬＡＳＨ或内存地址空间扩展受限而外围存储器地址空间有剩余的弊端。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及通讯领域嵌入式系统中的。本专利技术的方法，对于采用最大RAM容量的通讯设备，为了扩展该设备的FLASH容量，其步骤包括1、根据通讯设备的需求，确定RAM和外围存储器(如双口RAM等)的容量，则剩余的空间可以全部作为FLASH的寻址空间；2、设置对应选通RAM地址范围的低端寄存器，使处理器能够选通允许设置的最大RAM容量；3、设置处理器的高端寄存器，使处理器能够选通允许设置的最大高端存储器的容量。这些地址空间将用于FLASH和外围存储器； 4、利用高端地址选择信号/UCS对FLASH和外围存储器进行选通，同时利用地址译码器来产生区分FLASH和外围存储器的片选信号；5、在可编程器件CPLD中产生不同的Ready信号，并根据处理器操作FLASH和外围存储器时的不同地址范围选择不同的Ready信号输入到处理器的ARDY信号输入端，分别用于处理器选通FLASH和外围存储器时引入不同的延时。本专利技术的方法，对于采用最大FLASH容量的通讯设备，为了扩展该设备的RAM容量，其步骤包括如下1、根据通讯设备的需求，确定FLASH和外围存储器(如双口RAM等)的容量，则剩余的空本文档来自技高网...

【技术保护点】
一种处理器的地址空间优化方法，其特征在于：包括如下步骤：（１）根据通讯设备的需求，确定ＲＡＭ和外围存储器的容量，则剩余的空间可以全部作为ＦＬＡＳＨ的寻址空间；（２）设置对应选通ＲＡＭ地址范围的低端寄存器，使处理器能够选通允许设置的最 大ＲＡＭ容量；（３）设置处理器的高端寄存器，使处理器能够选通允许设置的最大高端存储器的容量。这些地址空间将用于ＦＬＡＳＨ和外围存储器；（４）利用高端地址选择信号／ＵＣＳ对ＦＬＡＳＨ和外围存储器进行选通，同时利用地址译码器来产生区分Ｆ ＬＡＳＨ和外围存储器的片选信号；（５）在可编程器件ＣＰＬＤ中产生不同的Ｒｅａｄｙ信号，并根据处理器操作Ｆ...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：徐劲松，管燕萍，薛健，
申请(专利权)人：深圳市中兴通讯股份有限公司上海第二研究所，
类型：发明
国别省市：31[中国|上海]