一种动态加扰电路及其相关方法技术

本发明专利技术涉及一种资料加扰系统，包括集成电路及外部存储器。集成电路包括总线结构，存储器控制电路耦接至总线结构，动态加扰电路耦接至存储器控制电路，及实体接口耦接至动态加扰电路。动态加扰电路包括加扰器，解扰器，加扰选择表和密钥产生器。择表和密钥产生器。择表和密钥产生器。

【技术实现步骤摘要】
一种动态加扰电路及其相关方法


[0001]本专利技术是关于一种资料加扰技术，尤指一种能够在系统运作时动态地对存储器资料进行加扰的电路及其相关方法。

技术介绍

[0002]某些系统会对储存在外部存储器中的资料进行加扰或加密以确保其内容不受窃取。特殊应用集成电路(ASIC)的外部双倍速率存储器接口中的资料加扰或加密已可使用习知的许多方法完成。某些晶片在双倍速率存储器中使用高级加密标准(Advanced Encryption Standard,AES)或类似的加密方法，以便对储存在存储器中的资料进行加密。另外某些晶片使用的方法为对储存在存储器中的资料进行加扰。但是，上述方法有一个缺点，因一直使用同样的密钥对存储器的特定区域进行加扰或加密，就使得该资料储存区域容易被攻击而被解扰或解密。

技术实现思路

[0003]实施例提供一种存储器资料加扰系统，包括集成电路及外部存储器。该集成电路包括总线结构，存储器控制电路耦接至该总线结构，动态加扰电路耦接至该存储器控制电路，及实体接口耦接至该动态加扰电路。该动态加扰电路包括加扰器，解扰器，加扰选择表本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器资料加扰系统，包括：一外部存储器，配置于该集成电路的外部并耦接于该实体接口；一集成电路，耦接于该外部存储器,该集成电路包括：一总线结构；一存储器控制电路，耦接至该总线结构；一动态加扰电路，耦接于该存储器控制电路，该动态加扰电路包括：一加扰器；一解扰器；一密钥产生器，用以产生用于加扰及/或解扰的一密钥；和一加扰选择表，用以追踪该密钥是与该外部存储器的哪个储存区域进行加扰；及一实体接口，耦接于该动态加扰电路与该外部存储器。2.如权利要求1所述的存储器资料加扰系统，其中该加扰选择表用以追踪该密钥是与该外部存储器的哪个储存位置进行加扰。3.如权利要求1所述的存储器资料加扰系统，其中该集成电路还包括：一协调电路，用以在该系统运作时协调对该外部存储器中的加扰资料进行解扰后要重新加扰时该使用哪一个其他的密钥。4.如权利要求3所述的存储器资料加扰系统，其中该协调电路用以：选择该外部存储器的一区域，该区域具有一已加扰的第一资料；从该外部存储器的该区域中读取该已加扰的第一资料；利用与该区域相关的一第一密钥对该已加扰的第一资料进行解扰；该密钥产生器产生相异于该第一密钥的一第二密钥，并将该第二密钥与该区域相联结；利用该第二密钥对该已解扰的第一资料进行加扰以产生一第二资料；及将该第二资料传输到该外部存储器的该区域。5.如权利要求4所述的存储器资料...

【专利技术属性】
技术研发人员：瑞安，
申请(专利权)人：瑞昱新加坡有限公司，
类型：发明
国别省市：