当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于在低工作量期间减少时钟频率的方法和装置制造方法及图纸

技术编号:2871966 阅读:162 留言:0更新日期:2012-04-11 18:40
用于集成电路(IC)的时钟频率控制单元,包括时钟发生器、有限状态机(FSM)和选通电路(GC)。FSM至少具有分别对应于非低工作量和低工作量状态的第一和第二状态。在第一状态中,GC向IC的功能单元提供频率与时钟发生器输出相同的时钟信号。在第二状态中,GC减少时钟信号的频率。在一个实施例中,GC屏蔽出时钟发生器输出的所选周期以减少时钟信号频率,FSM监视IC的操作以便当所选“低工作量”条件被检测到时(例如长时间等待的高速缓存未命中),从第一状态向第二状态转换。同样,当所选“非低工作量”条件被检测到时,FSM从第二状态向第一状态转换。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及处理器,更具体但是不排他地说,涉及用于处理器中的时钟电路。
技术介绍
半导体集成电路(IC)装置,例如处理器,可包括多种类型离散电路元件的电路,包括晶体管、电阻器和电容器,以及其他元件。半导体IC制造商承受着不断增长的压力,要在减少包装尺寸和维持可靠性的同时提高这种IC装置的速度(例如时钟速度)和性能。因此,举例来说,现代处理器(例如,通用微处理器、数字信号处理器,微控制器等)可在管芯中实现,包括大约数百万紧密的晶体管和其他离散次微米元件并在GHz(千兆赫)范围的时钟速度上操作。众所周知,处理器(以及其他IC装置)的功率消耗通常随操作频率的增加而增加。结果,这些现代处理器显示出较高的功率消耗。高功率消耗通常是不合需要的并且在电池驱动的应用中特别成问题。一个减少功率消耗的常规技术是“时钟节流”。典型的时钟节流技术包括减少提供给所选处理器单元或子单元的时钟信号频率。因为即使当处理器正试图执行有用的工作时,时钟频率也被减少,所以时钟节流会降低处理器的性能。此外,当前的时钟节流解决方案是相对粗糙的(例如,花费相对大量的时钟周期来进入减少的时钟频率模式和返回正常时钟频率模式)本文档来自技高网...

【技术保护点】
一种方法,包括:当集成电路(IC)在第一状态操作时,为第一组所选条件监视所述IC的操作,所述IC具有多个功能单元,当所述IC在所述第一状态操作时所述多个功能单元接收具有第一频率的时钟信号,所述第一组所选条件表示所述IC中的低工作量时 期;以及当满足所述第一组所选条件时,使所述IC在第二状态操作,其中在所述第二状态所述时钟信号具有小于所述第一频率的第二频率。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:IS卡扎钦斯基D奥伦斯坦
申请(专利权)人:英特尔公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利