一种电子电路，包括： 多个逻辑判定电路，各具有一个其第一端与提供一个电源电压的电源线相连接的第一负载元件，以及一个绝缘栅型的第一ｎ沟道场效应晶体管；该晶体管的漏极与所述第一负载元件的一个第二端相连接，栅极则经一个第一输入保护电路而施加有一内部基准电压，而源极接收一传输信号；一个通过对该传输信号做出一个逻辑判定而获得的输出信号经该漏极得到输出；以及 一个内部基准电压发生电路，它具有其第一端与所述电源线相连接的一个第二负载元件，一个绝缘栅型的第二ｎ沟道场效应晶体管，该晶体管漏极与所述第二负载元件的一个第二端相连接，栅极与该第二ｎ沟道场效应晶体管的漏极和该第一ｎ沟道场效应晶体管的栅极相连接，而其源极则通过一基准电压输入端和一个第二输入保护电路接收一基准电压；该基准电压被用于做出所述逻辑判定；该内部基准电压发生电路还具有一个电容，其第一端与该第二ｎ沟道场效应晶体管的栅极相连接而其第二端与该第二输入保护电路相连接；所述内部基准电压在该第二ｎ沟道场效应晶体管的栅极上获得； 该多个逻辑判定电路和所述内部基准电压发生电路组成诸电子电路的输入电路，所述电子电路与传输信号所经过的总线相连接。（*该技术在2014年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及通过信号线向远程装置发送信号的电子系统，且更具体地涉及这样一种电子系统，即该电子系统发送具有小于加在该电子系统上的电源电压的幅度的信号。进一步地，本专利技术涉及用在这种电子系统中的半导体集成电路和终端装置。
技术介绍
近来，在开发小幅度高速信号发送方面已经进行了很多的活动。在这种发送中，发送了具有小于电源电压的幅度的信号。例如，已知的有GTL(Gunning Transceiver Logic)标准。根据这种GTL标准，输出电路是一个开放漏极式驱动器并采用了一种阻抗匹配终端。在这些条件下，定义了以下参数终端电压VTT＝1.2V±5％终端电压VREF＝0.8V；输出高电平电压VOH＝0.8V+400mV；输出低电平电压VOL＝0.8V-400mV；输入高电平电压VIN＝0.8V+50mV；且输入低电平电压VIN＝0.8V-50mV。有关小幅度高速信号发送的已知参考文献有1)Taguchi等人的″COMPARNG SMALL-AMPLITUDE INTERFACESTOW ARD 100 MHZ TIMES″，Nikkei Electronics，No.591，第269-290页，1993.9.27；2)Taguchi等人的“SMALL-AMPLITUDE INTERFACE CIRCUIT FOR HIGH-SPEEDMEMORY BUS”，Study Document of Institute of Electronics，Communication and Information Engineers，November 26，1993。图1是一种电子系统的系统框图，在该电子系统中，具有小于电源电压的幅度的小幅度信号经过总线而在电子系统之间传送。图1所示的系统包括一个微处理器1、SDRAM(同步动态随机存取存储器)器件21、22和2n(n是一个整数)、以及通过其传送小幅度信号的总线3。目前，微处理器1与DRAM器件21-2n之间的信号传送是以几十MHz进行的。然而，需要以100MHz或更高的频率进行信号传送。图2是传统接口与用在上述电子系统中的总线系统的电路图。一个微处理器5具有信号输入/输出端6、基准电压输入端7和输入电路8。信号输入/输出端6被用来输入和输出信号DQ。基准电压输入端7被用来接收基准电压VREF。输入电路8包括一个差动放大器电路。另外，微处理器5带有一个提供电源电压VCC(例如等于3.3V)的VCC电源线10、通过其提供电源电压VSS(例如等于0V)的VSS电源线、一个主体电路11和一个推挽式输出电路12。推挽式输出电路12由起上拉作用的增强型p沟道MOS晶体管13和起下拉作用的增强型n沟道MOS晶体管14组成。总线15传送小幅度信号。终端电压源16产生终端电压VTT(例如等于1.65V)。VTT电压线17向与其相连的部分提供终端电压VTT。在图2中连接有两个终端电阻18和19(例如为50Ω)。SDRAM器件20具有用于输入和输出信号DQ的信号输入/输出端21及接收基准电压Vref的基准电压输入端22、具有差动放大器电路的输入电路23、以及推挽式输出电路24。在图2的结构中，终端电压源16产生的终端电压VTT作为基准电压Vref而被加到微处理器5的基准电压输入端7和SDRAM20的基准电压输入端22上。在图2的接口电路和总线系统中，信号DQ是以这样的方式传送的，即中心电压被设定为等于基准电压Vref(＝1.65V)，且该幅度在±400mV的范围内。例如，当微处理器5将信号DQ送向DRAM装置20时，pMOS晶体管13被关断(不导通)，且nMOS晶体管14导通。在此情况下，信号DQ被设定在低电平(L)。当pMOS晶体管13导通和nMOS晶体管14关断时，信号DQ被切换到高电平(H)。当输出电路12输出低电平时，电流从终端电压源16流向负载。当输出电路12输出高电平时，电流从负载流向终端电压源16。一般地，终端电压源16由一个诸如开关整流器或串联整流器这样的电压源构成。然而，这种整流器不适于接收来自电源的电流。如果电流从负载流向电压源，终端电压VTT将被改变。考虑到以上问题，可以采用如图3所示的总线系统。图3所示的总线系统包括一个用于产生电源电压VCC的电源电压发生电路25。电路25与VCC电源线26相连。另外，还设置了一条VSS电源线27。另外，该系统还包括终端电阻28-31(每一个都例如为100Ω)、分压电阻32和33、以及微处理器5的电源电压输入端34和35。电阻32和33对电源电压VCC进行分压，以产生基准电压Vref。在此总线系统中，由终端电阻28和29组成的终端部分被设定在约50Ω，且由终端电阻30和31构成的终端部分被设定在大约等于50Ω。然而，图3所示的总线系统具有以下缺点。终端电阻29和28以及终端电阻30和31分别被串联地连接在VCC线26与VSS线27之间。因此，即使当没有信号传送时，电流也在终端电阻28-31中流动，从而增大了功耗。如果将分压电阻32和33设计成具有大电阻值，则可以降低流过电阻32和33的电流。然而，如果电阻32和33没有良好的精度，基准电压Vref将不等于终端电压VTT。基准电压Vref与基准电压VTT之差将起着输入信号的直流偏置电压的作用，这降低了在输入信号的高电平或低电平侧的操作余量。因此，需要采用高精度的电阻32和33。然而，这导致成本的增大。
技术实现思路
本专利技术的总体目的，是提供一种消除了上述缺点的电子系统、一种集成电路器件和终端装置。本专利技术的一个更具体的目的，是提供一种电子系统、一种集成电路器件和一种终端装置，其中通过防止偏移电压的产生能够以较低的电力消耗保证终端电压的稳定和输入信号的充分运行余量。本专利技术的这些目的是借助一种电子系统实现的，该电子系统包括多个电子电路，每一个电子电路都具有信号输入和输出功能；一条总线，多个电子电路与该总线相连；与该总线的端部相连的第一终端电阻；以及，一个终端电压电路，它具有产生第一电压的第一部分和产生第二电压的第二部分，第一电压与第二电压之和作为电源电压而被提供到与总线相连的多个电子电路的输出电路，且第二电压作为终端电压而被提供到第一终端电阻。本专利技术的上述目的，是借助一种电子电路实现的，该电子电路包括一个输出电路，它具有一个由第一p沟道绝缘栅型场效应晶体管构成的一个第一上拉元件和一个由第一n沟道绝缘栅型场效应晶体管构成的第一下拉元件；一个第一倒相器，它具有由第二p沟道绝缘栅型场效应晶体管构成的第二上拉元件和由第二n沟道绝缘栅型场效应晶体管构成的第二下拉元件；以及，第二倒相器，它具有由第三p沟道绝缘栅型场效应晶体管构成的第三上拉元件和由第三n沟道绝缘栅型场效应晶体管构成的第三下拉元件，提供到所述第一和第二倒相器的电源电压与提供到所述输出电路的电源电压相同。本专利技术的上述目的，也是借助一种电子电路实现的，该电子电路包括一个输出电路，它具有由一个第一n沟道绝缘栅型场效应晶体管构成的第一上拉元件，和由一个第二n沟道绝缘栅型场效应晶体管构成的第一下拉元件，该第一n沟道绝缘栅型场效应晶体管的阈值电压等于或高于从所述输出电路输出的低电平信号并低于所述所述第二n沟道绝缘栅型场效应晶体管的阈值电压。本专利技术本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：田口真男，樋口刚，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。