数据处理设备和数据处理方法技术

彼此交叉链接的存储器桥接器（１６，２６）和Ｉ／Ｏ桥接器（１８，２８）中的每一个具有依照ＰＣＩ－Ｅｘｐｒｅｓｓ接口执行数据发送和接收的接口电路部件。每一接口电路部件具有通信错误处理部件。当在从Ｉ／Ｏ桥接器（１８）那里接收的数据中出现错误的时候，存储器桥接器（１６）的通信错误处理部件取消所接收数据并且向存储器桥接器（２６）发送通信错误信号。当接收到该通信错误信号的时候，存储器桥接器（２６）停止接收数据。然后，存储器桥接器（１６）的通信错误处理部件请求Ｉ／Ｏ桥接器（１８）重新发送数据。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及并行处理相同数据的。
技术介绍
执行数据处理的计算机系统之一是容错计算机系统，其具有使用例如在未审的日本专利申请KOKAI公开号H9-128349中的第5至7页和图1中公开的现有组件设计的冗余体系结构。该计算机系统采用了锁步系统。在所述锁步系统中，首先，具有冗余体系结构的多个处理器并行同步地处理相同的数据。然后，来自处理器的输出彼此比较，以便当有错误时检测错误、以及校正该错误。最近的计算机系统正在采用快速的串行链路系统，诸如PCI-Express，Hyper-Transport(注册商标)或者InfiniBand(注册商标)，其能够确保快速的数据发送和接收，以便将处理器连接至I/O(输入/输出)系统。尽管在具有冗余体系结构的计算机系统中使用这样一种快速的数据发送和接收系统、的确使数据发送和接收速度更快，但是该结构使得更难以保证由多个处理器处理的数据的一致性，并且使得更易于引起通信错误。例如，当在干预处理器和I/O系统之间的数据发送和接收的各接口部件检测出通信错误的时候，该接口部件请求以其各自彼此不同的时序来请求重新发送数据。因此，由各处理器执行的处理的时序和顺序出现本文档来自技高网...

【技术保护点】
一种数据处理设备，其具有从相同的数据发送器那里接收相同数据的多个接收接口部件（１６，２６），并且并行处理由所述多个接收接口部件（１６，２６）接收到的数据，　　　　其中所述接收接口部件（１６，２６）中的每一个均包括通信错误处理部件（４６），该通信错误处理部件（４６）在当所接收的数据中出现错误时，停止接收所述数据，并向其他接收接口部件（２６，１６）发送一个通信错误信号，以便停止从所述数据发送器接收数据，并且请求所述数据发送器重新发送数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：水谷文俊，尾田真也，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]