一种线性化设计的功率放大器制造技术

本发明专利技术公开了一种线性化设计的功率放大器，包括：输入及匹配模块，用于对输入的射频信号进行阻抗匹配并隔直；层叠功率放大模块，用于在偏置电压的控制下对匹配后的射频信号进行功率放大，并在线性度提升模块的影响下提高功率放大器的线性度；输出及匹配模块，用于对所述层叠功率放大模块的输出射频信号进行阻抗匹配并隔直；固定偏置模块，用于在参考电流Iref的控制下给所述层叠功率放大模块的共源NMOS功率放大管、多级共栅NMOS功率放大管设置偏置电压；线性度提升模块，用于将从所述输入及匹配模块获得的采样信号放大后馈入至所述层叠功率放大模块的级间。

【技术实现步骤摘要】
一种线性化设计的功率放大器
本专利技术涉及一种功率放大器，特别是涉及一种线性化设计的功率放大器。
技术介绍
功率放大器(PowerAmplifier，PA)作为射频前端发射链路关键器件，其线性度影响着通信速率与质量。为了提高通信速率，5G通信采用64-QAM调制技术，更精细的调制技术为保证通信质量EVM的要求需要更高的ACPR及信号放大线性分辨能力，因此功放需要进行低失真线性化设计。图1为现有技术中一种层叠式功率放大器的电路结构图。如图1所示，现有层叠式功率放大器，包括输入及匹配模块10、层叠功率放大模块20、输出及匹配模块30和固定偏置模块40。其中，输入及匹配模块10由输入匹配电感Lin和输入隔直匹配电容Cin组成，用于完成输入匹配并隔直；层叠功率放大模块20由共源NMOS功率放大管M1及其栅极隔离电阻R1、多级共栅NMOS功率放大管M2、M3、M4及其隔离电阻R2、R3、R4和栅极接地电容C2、C3、C4组成，用于完成射频信号功率放大；输出及匹配模块30由负载电感Ld和输出匹配隔直电容Co组成，用于完成输出匹配并隔直；固定偏置模块40由二极管连接的多个NMOS偏置管M5、M6、M7、M8组成，用于在参考电流Iref的控制下给共源NMOS功率放大管M1、共栅NMOS功率放大管M2、M3、M4设置固定偏置电压。射频信号RFin连接至输入匹配电感Lin和输入隔直匹配电容Cin的公共端，输入匹配电感Lin的另一端接射频地RFGND，输入隔直匹配电容Cin的另一端连接至共源NMOS功率放大管M1的栅极和隔离电阻电阻R1的一端；共源NMOS功率放大管M1的源极和衬底连接射频地RFGND，共源NMOS功率放大管M1的漏极连接至共栅NMOS功率放大管M2的源极和衬底，共栅NMOS功率放大管M2的栅极连接至隔离电阻电阻R2的一端和栅极接地电容C2的一端，共栅NMOS功率放大管M2的漏极连接至共栅NMOS功率放大管M3的源极和衬底，共栅NMOS功率放大管M3的栅极连接至隔离电阻电阻R3的一端和栅极接地电容C3的一端，共栅NMOS功率放大管M3的漏极连接至共栅NMOS功率放大管M4的源极和衬底，共栅NMOS功率放大管M4的栅极连接至隔离电阻R4的一端和栅极接地电容C4的一端，栅极接地电容C2、C3、C4的另一端接地；共栅NMOS功率放大管M4的漏极连接至负载电感Ld和输出匹配隔直电容Co的公共端，负载电感Ld的另一端接电源Vdd，输出匹配隔直电容Co的另一端为功率放大器的输出端RFout；NMOS偏置管M5的漏极和栅极短接后连接至NMOS偏置管M6的源极和衬底以及隔离电阻R1的另一端，NMOS偏置管M5的源极和衬底接模拟地，NMOS偏置管M6的漏极和栅极短接后连接至NMOS偏置管M7的源极和衬底以及隔离电阻R2的另一端，NMOS偏置管M7的漏极和栅极短接后连接至NMOS偏置管M8的源极和衬底隔离电阻R3的另一端，NMOS偏置管M8的漏极和栅极短接后连接至参考电流Iref和隔离电阻R4的另一端。虽然该固定偏置的功率放大器采用4-FET层叠结构可以提高输出功率，但由于功率放大器为保证高功率输出时层叠共栅管栅氧及源漏击穿可靠性，共栅管栅极对地电容一般为优化设计的有限值，使得共栅管栅极射频信号为一优化合适幅度，从而降低源漏电压增益，降低栅氧及源漏高功率击穿风险。相比小信号放大电路共栅管栅极对地电容可以无限大，使得共栅管栅极射频信号为0，功率放大器层叠设计共栅管栅极对地电容有限，非0的栅极射频信号幅度，因跨导非线性会引入三阶交调失真IM3。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种线性化设计的功率放大器，通过采用三阶跨导补偿单元，提高一阶跨导、降低三阶跨导，综合改善三阶交调失真IM3，提高功放线性度。为达上述及其它目的，本专利技术提出一种线性化设计的功率放大器，包括：输入及匹配模块，用于对输入的射频信号进行阻抗匹配并隔直；层叠功率放大模块，用于在偏置电压的控制下对匹配后的射频信号进行功率放大，并在线性度提升模块的影响下提高功率放大器的线性度；输出及匹配模块，用于对所述层叠功率放大模块的输出射频信号进行阻抗匹配并隔直；固定偏置模块，用于在参考电流Iref的控制下给所述层叠功率放大模块的共源NMOS功率放大管、多级共栅NMOS功率放大管设置偏置电压；线性度提升模块，用于将从所述输入及匹配模块获得的采样信号放大且产生线性化三阶跨导补偿后馈入至所述层叠功率放大模块的级间。优选地，所述线性度提升模块将放大后的采样信号馈入至所述层叠功率放大模块的第三级输入端。优选地，所述线性度提升模块包括采样隔直电容(C9)、PMOS采样功率放大管(P9)、NMOS采样功率放大管(N9)、第五偏置电阻(R5)、第六偏置电阻(R6)、第七偏置电阻(R7)以及耦合隔直电容(CC)。优选地，所述采样隔直电容(C9)一端连接所述输入及匹配模块，另一端连接所述PMOS采样功率放大管(P9)的栅极及第五偏置电阻(R5)与第六偏置电阻(R6)构成的公共端，所述PMOS采样功率放大管(P9)的源极和衬底以及所述第五偏置电阻(R5)的另一端接电源Vb，所述PMOS采样功率放大管(P9)的漏极连接所述NMOS采样功率放大管(N9)的漏极和耦合隔直电容(CC)的一端，耦合隔直电容(CC)的另一端连接所述层叠功率放大模块。优选地，所述线性度提升模块通过利用MOS管的三阶跨导N及P互补对称特性及正负峰值特性,通过控制NMOS采样功率放大管(N9)及PMOS采样功率放大管(P9)的偏置压差及尺寸，同时通过采样隔直电容(C9)调节NMOS采样功率放大管(N9)及PMOS采样功率放大管(P9)的射频信号耦合输入幅度进一步调整三阶跨导补偿，综合降低三阶跨导系数。优选地，所述层叠功率放大模块包括共源NMOS功率放大管(M1)及其栅极隔离电阻(R1)、第二共栅NMOS功率放大管(M2)、第三共栅NMOS功率放大管(M3)、第四共栅NMOS功率放大管(M4)及其第二隔离电阻(R2)、第三隔离电阻(R3)、第四隔离电阻(R4)和第二栅极接地电容(C2)、第三栅极接地电容(C3)、第四栅极接地电容(C4)，所述共源NMOS功率放大管(M1)栅极连接所述栅极隔离电阻(R1)并连接至所述输入及匹配模块，源极连接射频地，漏极连接至第二共栅NMOS功率放大管(M2)的源极和衬底，所述栅极隔离电阻(R1)另一端连接所述固定偏置模块，所述第二共栅NMOS功率放大管(M2)的栅极连接至第二隔离电阻(R2)的一端和第二栅极接地电容(C2)的一端，漏极连接至第三共栅NMOS功率放大管(M3)的源极和衬底，并连接至所述线性度提升模块，所述第二隔离电阻(R2)连接所述固定偏置模块，所述第三共栅NMOS功率放大管(M3)的栅极连接至所述隔离电阻(R3)的一端和第三栅极接地电容(C3)的一端，漏极连接至第四共栅NMOS功率放大管(M4)的源极和衬底，所述隔离电阻(R3)连接所述固定偏置模块，第四共栅NMOS功率放本文档来自技高网...

【技术保护点】
1.一种线性化设计的功率放大器，包括：/n输入及匹配模块，用于对输入的射频信号进行阻抗匹配并隔直；/n层叠功率放大模块，用于在偏置电压的控制下对匹配后的射频信号进行功率放大，并在线性度提升模块的影响下提高功率放大器的线性度；/n输出及匹配模块，用于对所述层叠功率放大模块的输出射频信号进行阻抗匹配并隔直；/n固定偏置模块，用于在参考电流Iref的控制下给所述层叠功率放大模块的共源NMOS功率放大管、多级共栅NMOS功率放大管设置偏置电压；/n线性度提升模块，用于将从所述输入及匹配模块获得的采样信号放大且产生线性化三阶跨导补偿后馈入至所述层叠功率放大模块的级间。/n

【技术特征摘要】
1.一种线性化设计的功率放大器，包括：
输入及匹配模块，用于对输入的射频信号进行阻抗匹配并隔直；
层叠功率放大模块，用于在偏置电压的控制下对匹配后的射频信号进行功率放大，并在线性度提升模块的影响下提高功率放大器的线性度；
输出及匹配模块，用于对所述层叠功率放大模块的输出射频信号进行阻抗匹配并隔直；
固定偏置模块，用于在参考电流Iref的控制下给所述层叠功率放大模块的共源NMOS功率放大管、多级共栅NMOS功率放大管设置偏置电压；
线性度提升模块，用于将从所述输入及匹配模块获得的采样信号放大且产生线性化三阶跨导补偿后馈入至所述层叠功率放大模块的级间。


2.如权利要求1所述的一种线性化设计的功率放大器，其特征在于，所述线性度提升模块将放大后的采样信号馈入至所述层叠功率放大模块的第三级输入端。


3.如权利要求2所述的一种线性化设计的功率放大器，其特征在于：所述线性度提升模块包括采样隔直电容(C9)、PMOS采样功率放大管(P9)、NMOS采样功率放大管(N9)、第五偏置电阻(R5)、第六偏置电阻(R6)、第七偏置电阻(R7)以及耦合隔直电容(CC)。


4.如权利要求3所述的一种线性化设计的功率放大器，其特征在于：所述采样隔直电容(C9)一端连接所述输入及匹配模块，另一端连接所述PMOS采样功率放大管(P9)的栅极及第五偏置电阻(R5)与第六偏置电阻(R6)构成的公共端，所述PMOS采样功率放大管(P9)的源极和衬底以及所述第五偏置电阻(R5)的另一端接电源Vb，所述PMOS采样功率放大管(P9)的漏极连接所述NMOS采样功率放大管(N9)的漏极和耦合隔直电容(CC)的一端，耦合隔直电容(CC)的另一端连接所述层叠功率放大模块。


5.如权利要求4所述的一种线性化设计的功率放大器，其特征在于：所述线性度提升模块通过利用MOS管的三阶跨导N及P互补对称特性及正负峰值特性,通过控制NMOS采样功率放大管(N9)及PMOS采样功率放大管(P9)的偏置压差及尺寸，同时通过采样隔直电容(C9)调节NMOS采样功率放大管(N9)及PMOS采样功率放大管(P9)的射频信号耦合输入幅度进一步调整三阶跨导补偿，综合降低三阶跨导系数。


6.如权利要求5所述的一种线性化设计的功率放大器，其特征在于：所述层叠功率放大模块包括共源NMOS功率放大管(M1)及其栅极隔离电阻(R1)、第二共栅NMOS功率放大管(M2)、第三共栅NMOS功率放大管(M3)、第四共栅NMOS功率放大管(M4)及其第二隔离电阻(R2)、第三隔离电阻(R3)、第四隔离电阻(R4)和第二栅极接地电容(C2)、第三栅极接地电容(C3)、第四栅极接地电容(C4)，所述共源NMOS...

【专利技术属性】
技术研发人员：戴若凡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31