管理多周期数据传送请求的分布式仲裁的方法和处理器技术

在处理系统中对多周期数据传送请求进行分布式仲裁的方法和系统提供了增强的性能。针对位片仲裁器提供了多周期请求指示器，并且如果存在多周期请求，只有一个位片被批准相关总线。该方法还阻塞来自其它与第一位片相比具有较低等待时间的请求方位片的任何请求，直到经过其它请求方位片和最长等待时间位片之间的等待时间差加上预先确定的周期计数器值。该方法还阻塞来自第一位片的进一步请求，直到经过预定周期计数器值，并且阻塞来自与第一位片相比具有较高等待时间的位片的请求，直到经过预定周期计数器值减去第一位片和较高等待时间位片的等待时间的差。

【技术实现步骤摘要】

本专利技术通常涉及处理器和计算系统，尤其涉及处理器内有关多个位片(slice)之间具有不同等待时间(latency)的请求和数据路径的分布式总线仲裁。
技术介绍
现在的高速处理器包括高级集成和异步设计，其容许在各种资源和一个或多个处理器核心，高速缓存以及存储器之间以高效率的方式通信，使得以接近处理器中数字信号传播极限的速率进行数据传送和其它的通信。尤其，允许高速处理器的内部总线在具有不同等待时间的路径上传送数据和命令，并提供了保证送数据和命令被正确确认和按序传递，而不需要受限于最大传播时间的长同步周期的逻辑。在当今的处理器中尤其如此，其中数据值，程序指令和命令，以及控制信号可以通过许多逻辑级(logic stages)进行管道(pipeline)传送，其中以上信号穿过的逻辑级的数量极大地依赖于芯片布局。处理系统中这样的一个逻辑实现是分布式仲裁方案，其包括处理器核心仲裁器和一个或多个位片仲裁器。分布式方案容许早期的从资源到处理器核心的数据传送请求指示。在分布式仲裁实例中，早期指示的定时依赖于数据所处的物理位置，而集中式仲裁方案通常只在进行以下操作所需的附加周期之后提供这样的指示向中心点传递请求，作出仲裁决定以及之后向处理器核心传递决定。因此，在向处理器核心提供关于数据可用性的指示时，集中式仲裁导致太大的延迟。在这样的分布式仲裁方案中，当连接到位片仲裁器的资源准备好从一个或多个位片向处理器核心传送数据时，位片仲裁器确定传送所需总线的分配，从而向位片指示其何时可以将自身的数据放置在总线上。同时并且并行地，向核心仲裁器发送请求，使得处理器核心接收数据传送操作的早期指示。在经过请求方位片的各个数据等待时间之后，核心仲裁器接收请求，在位片仲裁器上并行方式执行相同的仲裁判定，向处理器核心提供有关数据将要到达的早期指示，并随后确保在位片数据可供锁存(或加载)于处理器核心的适当的时机，传送位片的有效数据。通常，处理单周期数据传送操作序列所需的逻辑不很复杂，因为已知每个请求方的等待时间，并且当根据每个位片的已知等待时间批准另一个位片的请求之后，可以在特定周期中阻塞位片仲裁器(以及以并行方式的核心仲裁器)上的其它批准。此外，根本不需要阻塞最长等待时间的位片的请求，并且在这样的周期中阻塞较快位片的请求，其中数据会被发送到核心，但未被任何一个位片仲裁器或者核心仲裁器选择加载，因为当前已经选择从先前所仲裁的请求到达的数据。如上所述，核心仲裁器象位片仲裁器一样进行同样的仲裁判定，但由于从位片到核心仲裁器的不同等待时间，不必按照与位片仲裁器一样的顺序进行批准。然而位片仲裁器批准的相同请求均被核心仲裁器批准。因为位片仲裁器和核心仲裁器的批准顺序不一定匹配，数据在处理器核心重新同步(例如，通过使用所返回数据的地址或标记)。核心仲裁器确定经由多路复用器将位片连接到核心的各个总线的选择。核心仲裁器确定在给定周期中批准的适当位片，并因此能产生适当的多路复用器选择器以将数据加载进适当的核心寄存器。如上所述，根据每个位片的等待时间的已知周期差，核心仲裁器根据与位片仲裁器的判定批准逻辑相一致的逻辑作出判定。通过知道位片仲裁器何时批准相关总线给每个位片，可以使用从位片提供的全部数据，并且不必通知位片有关数据传输失败的情况(由于在给定周期里对多路复用器的争用)，因为分布式仲裁方案实现了位片仲裁器批准的所有传送的成功完成。然而，如果这样的系统遇到多周期请求，数据会不正确地提供给处理器核心，迫使执行重试操作或不正确的数据传送。例如，在最低等待时间位片的紧随后面的请求之前，位片仲裁器将批准涉及最高等待时间位片的请求。但是，核心仲裁器将首先批准来自最低等待时间位片的请求，因为最高等待时间位片请求更迟才会到达。对于单周期请求，以上所述的阻塞足够防止这种失序判定之间的多路复用器争用，但是当已经批准多周期请求时，已有的阻塞方案不足以避免争用。因此希望提供一种仲裁系统和方法，其在分布式仲裁系统中提供改进的多周期数据传送操作。
技术实现思路
通过一种方法和装置实现了提供分布式仲裁方案中的改进多周期数据传送操作的目的。该方法确定数据传送操作是否是多周期请求，并响应有关请求是多周期请求的确定，只将相关总线批准给第一位片。该方法还阻塞与第一位片相比具有更低等待时间的另一请求方位片的任何请求，直到已经过在其它请求方位片和最长等待时间位片之间的等待时间差加上预定周期计数。该方法还阻塞第一位片的进一步请求，直到已经过预定周期计数。该方法还阻塞与第一位片相比具有更高等待时间的位片的请求，直到已经过预定周期计数器数值，该数值小于第一位片和较高等待时间位片的等待时间差。该装置包括用于在根据本专利技术实施例的处理器中执行本专利技术方法的逻辑。通过下面结合附图对本专利技术优选实施例的详细描述可以理解本专利技术的上述和其它目的，特征及优点。附图说明所附权利要求中阐明了被认为是本专利技术特点的新颖特征。然而，在阅读时结合附图(其中同样的引用编号指明同样的部分)并参照以下图解实施例的具体说明，将会对本专利技术本身，以及优选使用模式，进一步的目的，及其优点，获得最好的理解，并且图1是根据本专利技术的实施例的处理器的模块图。图2是示出图1的处理器10内的进一步细节的模块图。图3根据本专利技术的实施例示出了处理器内的数据传送操作的时序图。图4和图5示出了根据本专利技术一个实施例的方法的流程图。具体实施例方式现在参照图，尤其参照图1，其描述了处理器10的模块图，处理器10体现化了根据本专利技术的方法和装置。处理器10通常是被使用在对称多处理系统(SMP)中处理器，在SMP中，其它处理器执行的指令可涉及高速缓存中或者加载到处理器10内的资源的值。然而，本专利技术的技术适用于具有数据传送机制的任何处理器，在数据传送机制中，从传送提供方(其可以是最终响应传送接受方所发起的命令的完成请求)提供传送请求。单处理器系统可以包括这样的数据传送机制，例如，当从存储器或其它资源向处理器核心重新加载数值时。术语数据传送在本专利技术的上下文中指这样的操作，其中在数据提供方发起传送数据的立即请求，并在特定的示例中，该术语是指从请求数据传送的资源到处理器核心的操作。“数据传送”规定的传送类型也不仅仅局限于“数据值”的传送(例如，程序使用的变量或常数)，而且包括程序指令，内部命令，地址值，标记等等。处理器10包括核心执行单元14，其控制处理器10中程序指令的执行和数据的移动。核心执行单元14被连接到各种资源，例如指令定序器单元12，预取单元13，高速缓存接口单元16，板上(on-board)L1高速缓存17和L2高速缓存18，以及浮点单元15。一些数据传送指令用于单数据值，其能在单周期内从特定请求方位片获得，但核心执行单元14也支持多周期数据传送指令，但需要协调多个总线周期以获得多个数据值，例如，这些数据值可以是L2高速缓存18的一个或多个高速缓存线。在其它到核心执行单元14的资源连接以及除了核心执行单元14之外的设备之间的连接中，也可以实现数据传送指令。在这里公开的总线仲裁技术可应用于处理系统的任何部分，只要其需要数据传送操作，并且具有连接到共享总线的多个位片(数据提供方)，用于向处理系统中的另一个单元(传送接收单元)传递数据，程序指令或命令。现在参考图2，其描述了处本文档来自技高网...

【技术保护点】
一种在传送提供方的多个位片和传送接收方之间进行仲裁的方法，其中位片经由多个相关总线连接到传送接收方，多个位片中的每个均具有到传送接收方的不同等待时间，并且所述方法包括步骤：接收涉及所述多个位片中的一个或多个的传送请求；确定所 述传送请求是否需要多个数据周期；当确定所述传送请求需要多个数据周期时，只批准所述总线中的一个相关总线给所述多个位片中的第一位片；以及当确定所述传送请求不需要多个数据周期时，批准相关总线给所述传送请求所涉及的所有所述多个位片。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小罗伯特H贝尔，罗伯特艾伦卡格诺尼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]