用于片上系统的分布式直接存储器访问的方法和装置制造方法及图纸

本发明专利技术提供了一种在片上系统中分布式直接存储器访问的方法、装置和系统。ＤＭＡ控制器单元被分布到要求直接存储器访问的各个功能模块。这些功能模块接口到其上发生直接存储器访问的系统总线。要求进行直接存储器访问的全局缓冲存储器耦合到系统总线。利用总线仲裁器仲裁哪个功能模块可访问系统总线来执行直接存储器访问。一旦一个功能模块被总线仲裁器选择来访问系统总线，该功能模块就可以用全局缓冲区存储器建立ＤＭＡ例程。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及直接存储器访问控制器。更具体而言，本专利技术涉及用于片上系统(system on chip)的直接存储器访问。
技术介绍
在计算机系统中，一般有三种方法来在系统总线上在中央处理单元(CPU)的主存储器或寄将其存器与输入/输出(I/O)设备之间传送数据。这三种方法是编程I/O、中断驱动I/O和直接存储器访问(DMA)。对编程I/O和中断驱动I/O，CPU负责从主存储器获得数据以在系统总线上将其传送到I/O设备，以及从I/O设备获得数据以在系统总线上传送到主存储器。这样，编程I/O和中断驱动I/O要求CPU的直接参与，这使其忙于管理数据传送从而不能执行其他更重要的功能。所引入的直接存储器访问(DMA)要求集中的DMA控制器来减少数据传送中CPU的参与。集中DMA控制是公知的。集中DMA控制器基本上接管了在系统总线上在主存储器与I/O设备之间传送数据的任务。在DMA访问中，CPU的参与减少为对DMA传送的初始设置以及在DMA传送完成时的清理。在实际的DMA数据传送由DMA控制器控制的同时，CPU可以执行其他计算或功能。作为结果，DMA数据传送比编程I/O或中断驱动I/O方法都更有效率。为了避免系统总线上的冲突，DMA控制被集中到集中DMA控制器中。集中DMA控制器执行系统总线到所连接的I/O设备的仲裁，每次只允许一个I/O设备在它和主存储器之间传送数据。另外，当多个I/O设备同时要求执行DMA访问时，集中DMA控制器必须执行某种优先排序(prioritization)方法。于是，集中DMA控制器的控制逻辑可能会相当复杂，这可导致集中DMA控制器的电路模块相当大。改进的半导体制造技术一直在使集成电路的特征尺寸减小，例如晶体管沟道长度。更小的晶体管已允许制造更复杂的集成电路，使得现在可在单个集成电路芯片中形成功能系统，并且得到令人满意的成品率(yield)。这些功能系统是基本上完整的系统，通常称为片上系统(SOC)。在一个SOC中，可能有许多需要向存储器或从存储器传送数据的功能模块。此外，当制造SOC时，通常期望其具有灵活性，使得可扩展功能模块的数量以处理更多的数据和/或增加其他类型的功能模块。随着功能模块数量的增加，在SOC中出现了潜在的仲裁问题。在此情况下使用集中DMA控制器的缺点是可能需要重新设计控制逻辑来满足扩展。本美国(U.S.)非临时专利申请基于由Ganapathy等人于2000年9月8日递交的题为“METHOD AND APPARATUS FOR DISTRIBUTEDDIRECT MEMORY ACCESS FOR SYSTEMS ON CHIP”的U.S.临时专利申请No.60/231,421，这两个申请都转让给英特尔公司。附图说明图1是本专利技术片上系统的方框图。图2是本专利技术分组语音(voice over packet，VOP)片上系统的详细方框图。图3是包括图2中所示的核心直接存储器访问(DMA)控制器的核心处理器的实例的方框图。图4是全局缓冲存储器的示例性存储器映射图，所述全局缓冲存储器包括具有起始和结束DMA地址位置的DMA数据，和用于描述存储于所述全局缓冲存储器中的DMA数据的DMA描述符表。图5是图2的串行DMA控制器的方框图。图6A是通过图2的多信道串行端口发送或接收的数据帧的示例性串行数据流。图6B是由图5的时分复用(TDM)重映射存储器执行的多信道串行端口的数据帧的示例性重映射。图7是图2的核心DMA控制器的方框图。图8是图2的主机DMA控制器的方框图。附图中类似的标号和标记指示提供类似功能的元件。参考标号后的字母表示具有该参考标号的元件的一个例子。具体实施例方式在以下对本专利技术的详细说明中，给出了大量的具体细节以更充分地理解本专利技术。但是，没有这些具体细节也可以实施本专利技术，这对本领域的技术人员是明显的。在另外一些例子里，没有详细描述公知的方法、过程、组件和电路，以免不必要地混淆本专利技术各方面。在片上系统(SOC)中提供了一种分布式直接存储器访问(DMA)的方法、装置和系统。DMA控制器单元被分布到要求对全局缓冲存储器进行直接存储器访问的多个功能模块。DMA控制器单元仲裁哪个功能模块可访问全局缓冲存储器。多个功能模块接口到其上发生直接存储器访问的系统总线。要求进行直接存储器访问的全局缓冲存储器耦合到系统总线。利用总线仲裁器来仲裁哪个功能模块可访问系统总线以执行直接存储器访问。一旦总线仲裁器选择了一个功能模块来访问系统总线，则其可建立对全局缓冲存储器的DMA例程。现在参考图1，图示了一个片上系统(SOC)的方框图。一个实施例中的片上系统(SOC)100是分组语音(VOP)系统，包括通过一个连接与电话网络进行接口的多信道全双工串行端口和通过另一个连接与分组网络进行接口的另一个端口。在一个实施例中的电话网络是具有TDM串行数据流的公共交换电话网络(PSTN)。现在参考图2，图示了一个分组语音片上系统(VOP SOC)100的详细方框图。分组语音片上系统100具有耦合到全局缓冲存储器210的中央系统总线200。系统总线200是标准的系统总线，其包括用于地址信号、数据信号和控制信号的导电迹线(trace)和导线。总线使用地址线来执行DMA传送。总线并发复用多个DMA事务，并且每次只处理一件事务。所以它需要一组地址线来用于该传送(读或写)。地址和数据线是分开的。在一个实施例中系统总线200用于数据信号的总线宽度具有64位的数据系统总线宽度(DSBW)。64位宽的数据系统总线宽度有助于高带宽的数据传送。由耦合到系统总线200的总线仲裁器201A-201N使用统一的可编程仲裁协议来仲裁片上系统100的功能模块对中央系统总线200的访问。由总线仲裁器201A-201N所提供的标准系统总线200和统一仲裁协议简化了系统总线200的仲裁。为了获得对全局缓冲存储器210的访问，片上系统100的功能模块必须首先通过总线仲裁器201A-201N获得对系统总线200的访问。系统总线200上的轮循(round-robin)仲裁方案保证分布式DMA主控制器203A-203N、207和215中的每个都有时间访问系统总线200，并在该时间可访问全局存储器210。VOP SOC 100的所有代码、数据和状态信息都存储到作为中央存储库(depository)的全局缓冲存储器210中并从中读取。这样，数据带宽就很重要，并需要使用本专利技术的分布式直接存储器访问(DMA)系统在系统总线200上高效地将信息传送进和传送出全局缓冲存储器210。在总线仲裁器仲裁对系统总线的访问的同时，分布式DMA系统仲裁对全局缓冲存储器210的访问。全局存储器210是片上系统100中的分布式DMA主控制器的从属设备(slave)并包括从属DMA接口。全局缓冲存储器210响应于系统总线200上由分布式DMA控制器发起的DMA传送请求。分布式DMA系统允许功能模块生成其自己的用于全局缓冲存储器的地址，并避免每个周期都不断发送指令来访问大块数据。在一次DMA操作中设置寄存器，其允许自动生成地址并依序访问多个数据块或字节。片上系统100上要求直接存储器访问全局缓冲存储器210的功能模块包括一个或多个核心信号处理器202A-202N本文档来自技高网...

【技术保护点】
一种片上系统，包括：　　　　缓冲存储器；　　　　系统总线，耦合到所述缓冲存储器；　　　　多个总线仲裁器，耦合到所述系统总线；和　　　　多个功能模块，耦合到所述多个总线仲裁器，所述多个功能模块中的每个包括耦合到所述多个总线仲裁器的一个总线仲裁器的直接存储器访问控制器，所述直接存储器访问控制器提供对所述缓冲存储器的直接存储器访问。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：库马尔加纳帕蒂，吕邦卡纳帕蒂皮莱，绍林沙阿，乔治穆萨，厄尔F菲尔豪德，鲁集拉沙阿，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]