一种共用SPI接口的IOT装置制造方法及图纸

本实用新型专利技术实施例提供了一种共用SPI接口的IOT装置，主控芯片共用一个SPI接口通过同一根CS线，MISO线，MISI线，SCLK线分别与SPI Flash与SPI DevB进行连接，所述主控芯片通过拉高所述CS线处于高电平控制所述SPI Flash，所述主控芯片通过拉低所述CS线处于低电平控制所述SPI Flash。本实用新型专利技术实施例节约IO接口、简化整体结构设计以及功耗低。

【技术实现步骤摘要】
一种共用SPI接口的IOT装置
本专利技术涉及物联网
,更具体地说，涉及到一种共用SPI接口的IOT装置。
技术介绍
在IOT的产品设备中，主控芯片通过不同的接口对接外围设备，形成种类丰富，功能多样，适用于各种场景的设备。在搭配不同的外围设备中，经常会因为通过一个已有的主控芯片控制多个外围设备时，出现接口不足而增加开发设备的困难；在常用的接口中，简单，高速，双工的SPI是经常常用的对接外围设备接口，一般用于对接flash和通信等相关模组；在当前只有一个SPI接口的主控芯片上，连接外围设备的受到制约。当前存在的已有的方式是采用IO模拟SPI接口或者采用时钟分频电路方式；模拟的方式需要占用多个IO接口资源，影响其他IO接口的应用；采用时钟分频电路方式电路设计复杂，对连接的SPI设备有频率采样的要求，限制了许多简单低频的SPI设备应用。本
技术实现思路
为了克服现有技术的不足，本专利技术提供一种共用SPI接口的IOT装置用来如何节约IO接口以及做少量调整能对接更多的设备的问题。本专利技术解决其技术问题所采用的技术方案是：一种共用SPI接口的IOT装置，主控芯片共用一个SPI接口通过同一根CS线，MISO线，MISI线，SCLK线分别与SPIFlash与SPIDevB进行连接，所述主控芯片通过拉高所述CS线处于高电平控制所述SPIFlash，所述主控芯片通过拉低所述CS线处于低电平控制所述SPIFlash。优选地，所述主控芯片的型号为MT7628AN,所述主控芯片的引脚26通过一根所述MISO线连接所述SPIFlash中U727引脚2与U728引脚2的公共端，所述主控芯片的引脚26通过一根所述MISO线连接所述SPIDevB中P3引脚3。优选地，所述主控芯片的引脚27通过一根所述M0SI线连接所述SPIFlash中U727引脚5与U728引脚5的公共端，所述主控芯片的引脚27通过一根所述M0SI线连接所述SPIDevB中P3引脚4。优选地，所述主控芯片的引脚25通过一根所述SCLK线连接所述SPIFlash中U727引脚6与U728引脚6的公共端，所述主控芯片的引脚25通过一根所述SCLK线连接所述SPIDevB中P3引脚5。优选地，所述主控芯片的引脚28通过一根所述CS线分别与所述SPIFlash中U727引脚1与所述SPIDevB中U730引脚。优选地，所述主控芯片通过调整所述SCLK线的输出频率，使得所述SCLK线的输出频率适配所述SPIFlash的采样频率。优选地，所述主控芯片通过所述SPI接口的SCLK线，MOSI线以及MISO线从所述SPIFlash读取数据。优选地，所述主控芯片通过所述SPI接口的所述SCLK线，所述MOSI线以及所述MISO线从所述SPIDevB读取数据。优选地，所述主控芯片通过调整所述SCLK线的输出频率，使得所述SCLK线的输出频率适配所述SPIDevB的采样频率。优选地，所述主控芯片设置静默计时器。本技术的有益效果是：通过共用一个SPI接口使用同一个CS线，MISO线，MISI线，SCLK线分别连接在主控芯片与SPIFlash、SPIDevB之间，当主控芯片拉高CS线处于高电平时，主控芯片可以控制SPIFlash，当主控芯片拉低CS线处于低电平时，主控芯片可以控制SPIDevB，从而减少IO接口，在主控芯片上可以满足更多外围设备的应用，进而了实现主控芯片分别与SPIFlash、SPIDevB交互信息。附图说明图1是共用SPI接口的IOT装置的原理图。图2是共用SPI接口的IOT装置的主控芯片图。图3是共用SPI接口的IOT装置的从设备SPIFlash电路图。图4是共用SPI接口的IOT装置的从设备SPIDevB电路图。具体实施方式下面结合附图和实施例对本技术进一步说明。以下将结合实施例和附图对本技术的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本技术的目的、特征和效果。显然，所描述的实施例只是本技术的一部分实施例，而不是全部实施例，基于本技术的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本技术保护的范围。另外，专利中涉及到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本技术创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。参照图1至图4一种共用SPI接口的IOT装置，主控芯片共用一个SPI接口通过同一根CS线，MISO线，MISI线，SCLK线分别与SPIFlash与SPIDevB进行连接，所述主控芯片通过拉高所述CS线处于高电平控制所述SPIFlash，所述主控芯片通过拉低所述CS线处于低电平控制所述SPIFlash。在本申请实施例中，通过共用一个SPI接口使用同一个CS线，MISO线，MISI线，SCLK线分别连接在主控芯片与SPIFlash、SPIDevB之间，当主控芯片拉高CS线处于高电平时，主控芯片可以控制SPIFlash，当主控芯片拉低CS线处于低电平时，主控芯片可以控制SPIDevB，从而减少IO接口，在主控芯片上可以满足更多外围设备的应用，进而了实现主控芯片分别与SPIFlash、SPIDevB交互信息。优选地，所述主控芯片的型号为MT7628AN,所述主控芯片的引脚26通过一根所述MISO线连接所述SPIFlash中U727引脚2与U728引脚2的公共端，所述主控芯片的引脚26通过一根所述MISO线连接所述SPIDevB中P3引脚3；所述主控芯片的引脚27通过一根所述M0SI线连接所述SPIFlash中U727引脚5与U728引脚5的公共端，所述主控芯片的引脚27通过一根所述M0SI线连接所述SPIDevB中P3引脚4；所述主控芯片的引脚25通过一根所述SCLK线连接所述SPIFlash中U727引脚6与U728引脚6的公共端，所述主控芯片的引脚25通过一根所述SCLK线连接所述SPIDevB中P3引脚5；所述主控芯片的引脚28通过一根所述CS线分别与所述SPIFlash中U727引脚1与所述SPIDevB中U730引脚。在本申请实施列中，主控芯片在使用一个SPI接口的情况下，主控芯片通过一根MISO线控制了SPIFlash设备与SPIDevB设备，同样主控芯片通过一根M0SI控制了SPIFlash设备与SPIDevB设备以及主控芯片5通过一根SCLK线控制了SPIFlash设备与SPIDevB设备，节约了IO接口。优选地，所述主控芯片通过调整所述SCLK线的输出频率，使得所述SCLK线的输出频率适配所述SPIDevB的采样频率。本申请实施例中，设备启动时，主控芯片默认拉高CS线处于高电平，以便能控制SPIFLASH，根据实际外围设备的需要，主控芯片调整SCLK线的输出频率，适配SPIFlash的采样频率，本文档来自技高网...

【技术保护点】
1.一种共用SPI接口的IOT装置，其特征在于，主控芯片共用一个SPI接口通过同一根CS线，MISO线，MISI线，SCLK线分别与SPI Flash与SPIDevB进行连接，所述主控芯片通过拉高所述CS线处于高电平控制所述SPI Flash，所述主控芯片通过拉低所述CS线处于低电平控制所述SPI Flash。/n

【技术特征摘要】
1.一种共用SPI接口的IOT装置，其特征在于，主控芯片共用一个SPI接口通过同一根CS线，MISO线，MISI线，SCLK线分别与SPIFlash与SPIDevB进行连接，所述主控芯片通过拉高所述CS线处于高电平控制所述SPIFlash，所述主控芯片通过拉低所述CS线处于低电平控制所述SPIFlash。


2.根据权利要求1所述的一种共用SPI接口的IOT装置，其特征在于，所述主控芯片的型号为MT7628AN,所述主控芯片的引脚26通过一根所述MISO线连接所述SPIFlash中U727引脚2与U728引脚2的公共端，所述主控芯片的引脚26通过一根所述MISO线连接所述SPIDevB中P3引脚3。


3.根据权利要求1所述的一种共用SPI接口的IOT装置，其特征在于，所述主控芯片的引脚27通过一根所述M0SI线连接所述SPIFlash中U727引脚5与U728引脚5的公共端，所述主控芯片的引脚27通过一根所述M0SI线连接所述SPIDevB中P3引脚4。


4.根据权利要求1所述的一种共用SPI接口的IOT装置，其特征在于，所述主控芯片的引脚25通过一根所述SCLK线连接所述SPIFlash中U727引脚6与U728引脚6的公共端，所述主控芯片的引脚25通过一根所述SCLK线连接所述SP...

【专利技术属性】
技术研发人员：王朝东，伍小波，
申请(专利权)人：广东金创锐电子有限公司，
类型：新型
国别省市：广东;44