在存储器总线接口中的功率降低制造技术

一种技术包括放大来自存储器总线接口（１６）的数据信号。所放大的数据信号被采样，且响应存储器总线（２０）上没有发生预定操作而有选择地禁止所述放大器。在本发明专利技术的一些实施例中，响应存储器总线上所述预定操作的开始而有选择地使能所述放大。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
背景本专利技术总体上涉及在存储器总线接口上的降低功率。计算机系统采用存储器设备来存储与系统的各种操作相关联的数据。总体来说，这些设备可形成用于计算机系统的系统存储器。为将数据存入系统存储器并从所述系统存储器检索数据，计算机系统典型地包括经由存储器总线与系统存储器耦合的存储器控制器。经由存储器总线传播的信号依赖于形成系统存储器的存储设备的类型。例如，一种类型存储器设备是同步动态随机存取存储器(SDRAM)，在其中数据信号经由存储器总线与SDRAM设备进行来回传送的设备与(例如)时钟信号的正倾斜边沿或上升边沿同步。所述基本类型的SDRAM被称为单数据速率(SDR)SDRAM，因为所述数据每个时钟信号周期都被同步一次。与单数据速率SDRAM相对照，在操作双数据速率(DDR)SDRAM时，数据在时钟信号(被称为数据选通信号)的上升边沿和下降边沿被同步，从而产生短语“双数据速率”。所述数据选通信号，被称为“DQS数据选通信号”，是由系统存储器或存储器控制器提供的，取决于存储器总线上正在发生的是读还是写操作。SDR SDRAM设备不使用DQS数据选通信号。在对DDR SDRAM设备进行写操作的过程本文档来自技高网...

【技术保护点】
一种方法，包括：放大来自存储器总线的数据信号；采样所放大的数据信号；并且响应在所述存储器总线上没有发生预定操作，有选择地禁止所述放大。

【技术特征摘要】
US 2002-1-2 10/038,9601.一种方法，包括放大来自存储器总线的数据信号；采样所放大的数据信号；并且响应在所述存储器总线上没有发生预定操作，有选择地禁止所述放大。2.如权利要求1所述的方法，其中，有选择地禁止包括有选择地禁止读出放大器。3.如权利要求1所述的方法，其中，有选择地禁止包括响应一特定的预定操作的结束，有选择地禁止所述放大。4.如权利要求1所述的方法，还包括从所述总线读取数据选通信号；延迟所述数据选通信号；并且把对所述放大的禁止与已延迟的数据选通信号的边沿相同步。5.如权利要求1所述的方法，还包括经由所述存储器总线传送与双数据速率存储器设备相关联的信号。6.如权利要求1所述的方法，其中，所述预定操作包括读操作。7.如权利要求1所述的方法，其中，所述预定操作包括写操作。8.一种方法，包括放大来自存储器总线的数据信号；采样所放大的数据信号；并且响应在所述存储器总线上发生预定操作，有选择地使能所述放大。9.如权利要求8所述的方法，其中，有选择地使能包括有选择地使能读出放大器。10.如权利要求8所述的方法，其中，有选择地使能包括响应所述预定操作的开始，有选择地使能所述放大。11.如权利要求8所述的方法，还包括结合所述预定操作，把所述使能与在存储器总线上出现的数据选通信号的边沿相同步。12.如权利要求8所述的方法，还包括经由所述存储器总线传送与双数据速率...

【专利技术属性】
技术研发人员：J维尔科克斯，N多瑟夫，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]