一种基于FPGA的可见光系统信号传输同步方法技术方案

本发明专利技术公开了一种基于FPGA的可见光系统信号传输同步方法，包括：0/1串行序列产生步骤、曼彻斯特编码步骤、位同步信号产生步骤、同步判决步骤、曼彻斯特解码步骤均在FPGA内部实现；位同步信号产生步骤：先将位同步信号的开始位和结束位分别进行预处理，使之数据结构与实际的数据信号拥有相同的数据结构，再通过状态机将位同步信号和有效的数据信号拼接起来，作为单帧数据的帧头和帧尾，发送给外接的驱动电路；同步判决步骤：通过高速AD采集到在预设时间范围内的低电平信号，则判定为有效信号的开始；当再次采集到预设时间范围内的低电平信号时，则判定为有效信号的结束。

【技术实现步骤摘要】
一种基于FPGA的可见光系统信号传输同步方法
本专利技术涉及可见光系统领域，尤其涉及一种基于FPGA的可见光系统信号传输同步方法。
技术介绍
近年来，无线通讯技术发展迅速，人们对无线数据的需求使得有限的带宽效率和通信速率成为了制约因素，而向高频段拓展的趋势对天线和器件提出了严格的要求，存在无法克服的问题。无线光通信技术为无线局域网的发展提供了新的思路。按照光谱划分，可分为红外(750nm-1mm)、可见光(380nm-750nm)和紫外(10nm-380nm)三个波段。可见光丰富的频谱资源从根本上解决了高速通信的难点，解决了传统无线通信存在频谱资源紧缺、信息不安全以及电磁干扰等问题。基于FPGA的可见光通信系统具备运行速度快、管脚多和设计灵活等，可大大提高系统的性能。在可见光通信过程中，信号同步是非常重要的环节，目前实现信号同步的方法主要有位元同步、群同步、网同步等，但在远距离可见光通信场景中，这些方法占用资源多、操作复杂、实现困难，不利于远距离可见光通信。
技术实现思路
针对目前常用的信号同步方法在远距离可见光通信中存在资源占用多、操作复杂等问题，本专利技术提出了一种基于FPGA的可见光系统信号传输同步方法，旨在占用较少资源的情况下即可实现可见光远距离通信，详见下文描述：一种基于FPGA的可见光系统信号传输同步方法，所述方法包括以下步骤：0/1串行序列产生步骤：将宽度为32位、深度为1k的FIFO队列中的缓存数据通过串并转换，转换为连续串行数据流；曼彻斯特编码步骤：将数据中的1转换为10，将数据中的0转换为01，使得数据中不会出现超过2bit的连续0或者连续1；位同步信号产生步骤：先将位同步信号的开始位和结束位分别进行预处理，使之数据结构与实际的数据信号拥有相同的数据结构，再通过状态机将位同步信号和有效的数据信号拼接起来，作为单帧数据的帧头和帧尾，发送给外接的驱动电路；同步判决步骤：通过高速AD采集到在预设时间范围内的低电平信号，则判定为有效信号的开始；当再次采集到预设时间范围内的低电平信号时，则判定为有效信号的结束；曼彻斯特解码步骤：将数据10解析为1，将数据01解析为0，并将串行数据转换为32bit数据放于FIFO中，通过高级可扩展接口总线调用。其中，所述0/1串行序列产生步骤、曼彻斯特编码步骤、位同步信号产生步骤、同步判决步骤、曼彻斯特解码步骤均在FPGA内部实现，结果通过物理管脚传输至外接的驱动电路。本专利技术提供的技术方案的有益效果是：1、相较于传统同步方法，本专利技术在远距离可见光通信中占用带宽小，操作简单；2、相较一般位同步的方法，本专利技术允许起始判断的冗余时间大，降低了单帧数据丢失率；3、本专利技术节省了传输时间，提高了有效传输速度。附图说明图1为一种基于FPGA的可见光系统信号传输同步方法的流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面对本专利技术实施方式作进一步地详细描述。本专利技术实施例提出了一种基于FPGA的可见光系统信号传输同步方法，参见图1，该方法包括：0/1串行序列产生步骤、曼彻斯特编码步骤、位同步信号产生步骤、同步判决步骤和曼彻斯特解码步骤。0/1串行序列产生步骤，即将宽度为32位、深度为1k的FIFO(FirstInputFirstOutput，先入先出队列)中的缓存数据通过串并转换，转换为连续串行数据流。曼彻斯特编码步骤，即将数据中的1转换为10，将数据中的0转换为01，使得数据中不会出现超过2bit(比特)的连续0或者连续1，对本专利技术实施例而言，即可避免产生过长的连续1信号或者连续0的信号，长时间连续的0信号或者长时间的连续1信号，会引起DC(DirectCurrent，直流电)失衡导致数据无法解析。位同步信号产生步骤，即先将位同步信号的开始位和结束位分别进行预处理，使之数据结构与实际的数据信号拥有相同的数据结构(如：同步信号的起始标志位是0xFFFFFF00，结束标志位是0x00FFFFFF)，再通过状态机将位同步信号和有效的数据信号拼接起来，作为单帧数据的帧头和帧尾，发送给外接的驱动电路。同步判决步骤，即通过高速AD采集到在一定时间范围内(理论时间±冗余时间)的低电平信号(即连续的0信号)，则判定为有效信号的开始；当再次采集到在一定时间范围(理论时间±冗余时间)内的低电平信号(即连续的0信号)时，则判定为有效信号的结束。其中，上述的理论时间、冗余时间根据实际应用中的需要进行设定，本专利技术实施例对此不做限制。曼彻斯特解码步骤，即将数据10解析为1，将数据01解析为0，并将串行数据转换为32bit数据放于FIFO中，以供ARM后续通过AXI(AdvancedeXtensibleInterface，高级可扩展接口)总线调用。通过上述基于FPGA的可见光系统信号传输同步方式，即可在占用较少资源的情况下，通过简单操作实现远距离可见光通信。优选地，在10米距离下的可见光通信，灯源开关频率为1MHz，位同步信号的起始标志位是0xFFFFFF00，结束标志位是0x00FFFFFF。即，上述的0/1串行序列产生步骤、曼彻斯特编码步骤、位同步信号产生步骤、同步判决步骤和曼彻斯特解码步骤等均是在FPGA内部实现。具体实现时，还需将结果通过物理管脚传输至电连接的驱动电路。本专利技术实施例对各器件的型号除做特殊说明的以外，其他器件的型号不做限制，只要能完成上述功能的器件均可。本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本专利技术实施例序号仅仅为了描述，不代表实施例的优劣。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种基于FPGA的可见光系统信号传输同步方法，其特征在于，所述方法包括以下步骤：/n0/1串行序列产生步骤：将宽度为32位、深度为1k的FIFO队列中的缓存数据通过串并转换，转换为连续串行数据流；/n曼彻斯特编码步骤：将数据中的1转换为10，将数据中的0转换为01，使得数据中不会出现超过2bit的连续0或者连续1；/n位同步信号产生步骤：先将位同步信号的开始位和结束位分别进行预处理，使之数据结构与实际的数据信号拥有相同的数据结构，再通过状态机将位同步信号和有效的数据信号拼接起来，作为单帧数据的帧头和帧尾，发送给外接的驱动电路；/n同步判决步骤：通过高速AD采集到在预设时间范围内的低电平信号，则判定为有效信号的开始；当再次采集到预设时间范围内的低电平信号时，则判定为有效信号的结束；/n曼彻斯特解码步骤：将数据10解析为1，将数据01解析为0，并将串行数据转换为32bit数据放于FIFO中，通过高级可扩展接口总线调用。/n

【技术特征摘要】
1.一种基于FPGA的可见光系统信号传输同步方法，其特征在于，所述方法包括以下步骤：
0/1串行序列产生步骤：将宽度为32位、深度为1k的FIFO队列中的缓存数据通过串并转换，转换为连续串行数据流；
曼彻斯特编码步骤：将数据中的1转换为10，将数据中的0转换为01，使得数据中不会出现超过2bit的连续0或者连续1；
位同步信号产生步骤：先将位同步信号的开始位和结束位分别进行预处理，使之数据结构与实际的数据信号拥有相同的数据结构，再通过状态机将位同步信号和有效的数据信号拼接起来，作为单帧数据的帧头和帧尾，发送给外接的驱动电路；
...

【专利技术属性】
技术研发人员：侯玉柱，赵志庆，凌智，王巍，张昊，
申请(专利权)人：天津戎行集团有限公司，
类型：发明
国别省市：天津;12