低功率组关联缓存制造技术

具有Ｌ１缓存存储器的处理器可以使用比较电路来确定所存储的标记信息与地址是否匹配，并用缓存命中信号来接通缓存存储器的感应放大器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
微处理器的体系结构通常包括至少一个静态随机存取存储器(SRAM)作为内部缓存，以提供高速数据访问，因该缓存最靠近寄存器堆，通常被称作一级(L1)缓存。在计算机系统中的记忆缓存(memorycaching)是有效的，因为大多数程序表现出其数据和指令均有空间上和时间上的局部性。通过在高速SRAM L1缓存中保存尽可能多的这种信息，微处理器可以避免访问低速的外部存储器。内部缓存可以被划分为较小的“小存储体(bank)”，设计各种方法来断言(assert)较少字线或启动较少的感应放大器，以减少功耗。然而，需要比通常装载和存储发生时更广的访问的有些操作如线占用和逐出，会被这样的缓存结构所阻碍。计算机系统也可以使用虚拟地址缓存和关联(associative)机制来减少功耗，但仍遇到高速处理器的内存需要。例如，N路组关联缓存可以使用缓存命中信号(cache-hit signal)控制多路复用器，该复用器传播从所选择的路中读出的数据。虽然这种技术为缓存命中提供了低的等待时间，但功率可能被浪费在感应放大器中，因为对于所选择的组数据阵列的所有路都要被读取。作为替代方案，标记在一个周期中被读取，在下一个周期中被用于选择合适的路以读取数据。这项技术可以减少功耗，但所增加的等待时间可能在一个低级别的缓存中不被接受。因此，这种机制被用于二级和三级缓存。因此，仍然需要减少等待时间，降低微处理器的功耗，而不干扰宽访问，如线逐出和线填充的缓存结构。图的简要说明本专利技术的主题部分在本说明书的结论部分特别指出，并清楚声明。然而，该专利技术的结构和操作方法，以及对象、特征和优点，可以通过参考下面的详细说明阅读相应的附图，得到更好的理解，其中附图说明图1说明具有N路组关联缓存的计算机系统；图2是图1中说明的缓存的框图4是依照本专利技术给出的图1中所介绍的缓存存储器的物理排列图。为了说明的简单清晰，图中说明的元素没必要按比例画。例如，为了清晰起见有些元素的尺寸相对于其它元素而言被夸大。另外，在认为合适的地方，参照数字被重复，以表示相应的或相似的元素。详细描述在下面的详细描述中给出了大量具体的细节，以提供对本专利技术的完整理解。然而，对于那些本领域的技术人员来说，这一点应理解为，本专利技术可以不需要这些具体细节就可实施。在另外的场合中，众所周知的方法、过程、构件和电路未被详细说明，以便使本专利技术不至于模糊不清。本专利技术实施例可被用于广泛的应用中。这里所公开的电路可以被用在微控制器、多用途微处理器、数字信号处理器(DSP)、精简指令集计算(RISC)、复杂指令集计算(CISC)，以及其它电子构件。然而，应当知道本专利技术的范围不限于这些例子。虽然本专利技术不限于这个方面，许多操作系统(OS)如来自华盛顿州雷蒙德(Redmond)市的微软公司的Windows 95TM、Windows 98 TM和Windows NT TM，或者贝尔实验室的UNIX，可以管理控制器或处理器上的物理存储器。本专利技术还可以被包含或被嵌入在集成电路中，一般地，本实施例可以组合内部缓存和外部主存储器，可以被合并到下一代智能电话、发报机(communicatior)和个人数字助理(PDA)、基带和应用处理器、基于OS平台的设备、数码相机、音像解码、汽车信息娱乐、机顶盒及其它产品。在下面的描述和权利要求中，术语“耦合的”和“连通的”以及它们的派生词会被用到。应知道这些术语并不是被打算用作彼此的同义语。相反，在特定的实施例中，“连通的”可以用来指示两个或多个元素是彼此直接物理连接或电气接触的。“耦合的”表示两个或多个元素是直接物理接触或电气接触。然而，“耦合的”还可表示两个或多个元素不是彼此直接接触，但仍彼此协作或相互影响。图1说明具有操作系统(OS)的计算机系统10，该操作系统可管理计算机上的有限物理存储器，在同时运行的多个进程中划分物理存储器，以及为每个进程分配合适的内存份额。运行在微处理器12上的操作系统可依赖来自存储器管理单元(MMU)14的硬件支持来管理存储器和导出功能，以便其它子系统和应用程序可以使用这些功能与存储器相互作用。L1缓存18可以具有虚拟存储地址空间，地址空间的大小由字节的数量以及每个字节中的比特数确定。通常期望微处理器12的内存访问多数来自L1缓存，因为L1缓存工作在处理器频率上。因而，计算机系统10中的存储器缓存利用了一个L1内部缓存18来减少微处理器12访问L2“离线(off-chip)”或外部主存储器20的次数。缺少L1缓存可能导致处理器12转到L2存储器或主存储器20，当处理器在等待许多指令时间完成从存储器读数时，潜在地停滞了处理器。在微处理器12的算术逻辑部件16中执行逻辑运算的数据可以存储在缓存18和/或存储器20。一般地，L1内部缓存18可以是高速静态随机读取存储器(SRAM)，而L2存储器和主存储器20可以是较慢的动态随机读取存储器(DRAM)，然而存储器的类型不是所声明的主题的限制。内部缓存18可以虚拟索引，并且是N路组关联缓存，尽管区分虚拟缓存和物理缓存与本专利技术的结构和特征是不相关的。图2说明依照本专利技术的L1硬件缓存18。与缓存18关联的N路组允许访问至多N个不同的存储器区域，这些区域重迭在相同的缓存存储器中而不覆盖先前缓存的数据。同样地，缓存18包括路0如第22列，路1如第24列，路2如第26列，…，以及路N如第28列，用来存储地址的标记部分。感应放大器32、34、36、…、以及38可感应到分别存储在第22、24、26、…、和28列中的虚拟标记信息。应当注意，缓存18中路数和列的大小均不应被看做是对本专利技术的范围的限制。一般地，提供给缓存18的地址可以被标记序号，如从0比特到31比特，这里0表示最低有效位(或低位比特)，31表示最高有效位(高位比特)。通过这样结构，地址可以具有“索引”部分、“组”部分和“标记”部分。作为示例，低位的5比特可以作为“索引”部分，的8比特可作为“组”部分，的19比特可作为“标记”部分。虽然这个例子提供了32比特的地址，以及地址划分标记、组、索引，应当指出的是，可以在地址中使用不同的划分，甚至使用不同的比特数目。因而，这意味着比特分组或比特数均不对本权利要求的范围构成限制。在一个实施例中，提供给L1内部缓存18的地址可使用例如该地址的比特位，来从每个路阵列的256条缓存线中选择一条缓存线。注意到该地址可以是“虚拟的”，可以是“物理的”，即，已经由微处理器MMU 14所解释。存储在路0、路1、路2、…、路N中所选缓存线上的标记信息可分别由感应放大器32、34、36、…、38所感应。比较电路42、44、46和48接收所感应的标记，提供与该地址的比特的比较。如果比较电路指示匹配，即缓存命中，则来自适当路的数据信息，与来自合适的数据阵列感应放大器的激活时序信号结合在一起，只启动相符合的路的对应的感应放大器52、54、56和58。这样，对于所选择的路，只有M感应放大器(其中M是数据宽度)消耗功率。可替换地，应当注意到，多米诺式的CMOS门或者按照或方式线连接的输出路径(wire-or’ed output path)可以自动地选择数据。如果缓存18中没有标记匹配地址的标记部分，则存在数据缓存缺失。应当注意，在这种情况下，L1缓存感应放大本文档来自技高网...

【技术保护点】
一种存储器，包括由第一缓存命中信号激活的感应放大器部分和由第二缓存命中信号激活的第二部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：L克拉克，J米勒，
申请(专利权)人：迈威尔世界贸易有限公司，
类型：发明
国别省市：BB[巴巴多斯]