加密芯片、利用该加密芯片的CPU程序加密方法和系统技术方案

本发明专利技术公开一种加密芯片、利用这种加密芯片对ＣＰＵ程序加密保护的加密方法和加密系统。所述的加密芯片包括保存第二密钥的一次可编程存储器，解密处理器。在ＣＰＵ端设置一与第二密钥相同的第一密钥，并产生一随机数据，将该随机数据与第一密钥一起执行加密运算得到一暗文数据。将该暗文数据与加密芯片中的第二密钥一起执行与加密算法相对应的解密算法并得出一明文，将该明文与ＣＰＵ端的随机数据比较，若相同，则是合法用户；否则，程序退出。本发明专利技术加密芯片对运行在ＣＰＵ内的需保密程序进行严密的保护，有效防止抄板，并且成本也比较低，比专用芯片内嵌加密算法通用。

【技术实现步骤摘要】

本专利技术涉及一种加密芯片、利用这种加密芯片对CPU程序进行保护的加密方法和加密系统。
技术介绍
计算机产业迅猛发展，带来包括硬件和软件在内的各种相关技术也迅速提高。各种软件，如操作系统、办公软件以及网络软件等各个层次的软件推出速度越来越快，市场也越来越广泛。但每一种市场销售量高的软件产品，在应用到有CPU(CentralProcess Unit，中央处理单元)的电子产品时，其软件程序都容易被窃取(又称抄板)。现有的加密保护程序加密方式有用CPLD(ComplexProgramble Logic Device，可多次编程逻辑装置)、单片机、E2PROM(Electrically Erasable Programmable Read Only Memory，可擦写电子编程只读储存器)、专用芯片内嵌加密算法以及软件狗等。这些加密方式，如CPLD、单片机、E2PROM等很容易被破解，而其他方式如专用芯片内嵌加密算法不通用，或者成本很高，使用不方便。面对目前抄板现象非常严重的情况，市场需要一种保密性能很好，成本较低的专用保密集成电路或方法。
技术实现思路
本专利技术目的之一是为了解决现有技术加密保护程序加密方式保密性能差，成本高的缺陷，提供一种保密性能较高、成本较低的加密芯片。本专利技术目的之二是为了解决上述现有技术缺陷，提供一种使用上述加密芯片，对CPU程序进行加密保护的加密方法。本专利技术目的之三是为了解决上述现有技术缺陷，提供一种使用上述加密芯片，对CPU程序进行加密保护的加密系统。对应上述第一专利技术目的，本专利技术解决技术问题所采用的技术方案是提供一种加密芯片，该加密芯片包括一个用于保存第二密钥的一次可编程存储器；一个用于解密运算的解密处理器；一个I2C总线处理器，所述的I2C总线处理器和CPU通信；一个用以产生内部时钟供内部各模块工作的振荡电路；所述的I2C总线处理器接收来自CPU端的暗文数据，并通过解密处理器，将所述的暗文数据与保存在一次可编程存储器中的第二密钥进行运算，产生一明文，该明文可通过解密处理器发给CPU端进行比较。对应上述第二专利技术目的，本专利技术解决技术问题所采用的技术方案是提供一种利用上述加密芯片对CPU程序进行加密保护的加密方法，所述的方法包括以下步骤a在加密芯片的一次可编程存储器中烧录第二密钥；b在CPU程序中设置第一密钥，所述的第一密钥和第二密钥相同；c在CPU端产生一随机数据，并将该随机数据与保存在CPU程序中的第一密钥一起执行一加密算法得出一暗文；d通过I2C总线处理器将所述的暗文传输到加密芯片中的解密处理器中；e将第二密钥和所述暗文进行与上述加密算法对应的解密运算产生一明文；f比较上述CPU程序端产生的随机数据和加密芯片产生的明文，如果两个数据相同，可执行CPU程序，否则程序退出。对应上述第三专利技术目的，本专利技术解决技术问题所采用的技术方案是提供一种CPU程序加密系统，包括一CPU和一加密芯片，其特征在于所述的加密芯片包括一个用于保存第二密钥的一次可编程存储器；一个用于解密运算的解密处理器；一个I2C总线处理器，所述的I2C总线处理器和CPU通信；一个用以产生内部时钟供内部各模块工作的振荡电路；所述的CPU程序中设置有第一密钥，所述的第一密钥和第二密钥相同；工作时，在CPU端产生一随机数据，并将该随机数据与保存在CPU程序中的第一密钥一起执行一加密算法，得出一暗文；该暗文通过I2C总线处理器传输到加密芯片中的解密处理器中；将第二密钥和所述暗文进行与上述加密算法对应的解密运算产生一明文；比较上述CPU程序端产生的随机数据和加密芯片产生的明文，如果两个数据相同，可执行CPU程序，否则程序退出。本专利技术加密芯片对运行在CPU内的需保密程序进行严密的保护，有效防止抄板，并且成本也比较低。本专利技术CPU程序加密方法对运行在CPU内的需保密程序进行严密的保护，有效防止抄板，并且方法简单成本也比较低，比专用芯片内嵌加密算法通用。本专利技术CPU程序加密系统对运行在CPU内的需保密程序进行严密的保护，有效防止抄板，并且成本也比较低。附图说明下面结合附图和实施例对本专利技术进行详细的说明，其中图1是本专利技术加密芯片内部模块结构示意图；图2是本专利技术CPU程序和加密芯片之间加、解密方法的流程图。具体实施例方式参阅图1，本专利技术加密芯片100包括一个保存第二密钥的一次可编程存储器(One Time Program)140、一个用于解密运算的解密处理器150；一个I2C总线处理器(Inter IC CommunicationProtocol rocessor)160，所述的I2C总线处理器和CPU通信；一个用以产生内部时钟供内部各模块工作的振荡电路(OscillatorGenerator)120。本专利技术提出的加密芯片还包括一个非易失性存储器130，所述的非易失性存储器130可以存储CPU的一些数据，其通过I2C总线处理器160将数据传送到CPU，并且以同样路径保存CPU的数据。在该实施例中，所述的非易失性存储器130采用1024bitE2PROM。所述的一次可编程存储器140采用128bit OTP，128位的第二密钥由设备生产商通过烧录的方式保存到加密芯片100的128bit OTP中。解密处理器(Decryption Processor)150上电时将第二密钥从128bit OTP中读出。I2C总线处理器160处理接收外部传输的数据，将外部读取的数据送到I2C总线(图未示)。加密芯片100通过I2C总线处理器160和外部的CPU(图未示)通信，解密处理器150则将解密得出的明文送到I2C总线处理器160，并通过I2C总线发到CPU端比较。本专利技术提出的加密芯片还包括一个上电复位产生器110，上电复位时给CPU输出一组高、低复位电平，同时输出的内部复位信号给内部电路复位。加密芯片100外部留有两根地址选择线，通过这两根地址选择线进行I2C地址选择。请参阅图2，加密芯片100对在CPU运行的需保密程序进行如下加、解密处理a在加密芯片100的一次可编程存储器140中烧录第二密钥；b在CPU程序中设置第一密钥，所述的第一密钥和第二密钥相同；c在CPU端产生一随机数据，并将该随机数据与保存在CPU程序中的第一密钥一起执行一加密算法得出一暗文；d通过I2C总线处理器160将所述的暗文传输到加密芯片中的解密处理器150中；e将第二密钥和所述暗文进行与上述加密算法对应的解密运算产生一明文；f比较上述CPU程序端产生的随机数据和加密芯片产生的明文，如果两个数据相同，可执行CPU程序，否则程序退出。相对于现有技术，本专利技术加密芯片100保存的第二密钥和需保密程序中的第一密钥分离，经一系列的加、解密动作，比较后才决定程序可否运行。因此，可以严密高效地保护CPU运行的程序，有效地防止抄板；同时增加了非易失性存储器130和上电复位产生器110的上电复位输出功能，让需要掉电保存的数据存储到非易失性存储器130中，在上电时输出复位信号给CPU。这样，既解决了现有技术加密方式的保密性能不好，没有专用保密芯片的问题，又增加了一些CPU必须的外设功能。本专利技术提出的加密芯片100在加密性能方面与单片机、CPLD、E2PROM相比具有很大的优势，成本也比较低，又比专用本文档来自技高网...

【技术保护点】
一种加密芯片，其特征在于包括：一个用于保存第二密钥的一次可编程存储器（１４０）；一个用于解密运算的解密处理器（１５０）；一个Ｉ↑［２］Ｃ总线处理器（１６０），所述的Ｉ↑［２］Ｃ总线处理器和ＣＰＵ通信；一个用以 产生内部时钟供内部各模块工作的振荡电路（１２０）；所述Ｉ↑［２］Ｃ总线处理器（１６０）接收来自ＣＰＵ的暗文数据，并通过解密处理器（１５０），将所述的暗文数据与保存在一次可编程存储器（１４０）中的第二密钥进行运算，产生一明文，该明文可 通过Ｉ↑［２］Ｃ总线处理器（１６０）发给ＣＰＵ进行比较。

【技术特征摘要】
1.一种加密芯片，其特征在于包括一个用于保存第二密钥的一次可编程存储器(140)；一个用于解密运算的解密处理器(150)；一个I2C总线处理器(160)，所述的I2C总线处理器和CPU通信；一个用以产生内部时钟供内部各模块工作的振荡电路(120)；所述I2C总线处理器(160)接收来自CPU的暗文数据，并通过解密处理器(150)，将所述的暗文数据与保存在一次可编程存储器(140)中的第二密钥进行运算，产生一明文，该明文可通过I2C总线处理器(160)发给CPU进行比较。2.根据权利要求1所述的加密芯片，其特征在于所述的一次可编程存储器(140)采用128bit OTP。3.根据权利要求1所述的加密芯片，其特征在于还包括一非易失性存储器(130)，所述的非易失存储器通过所述的I2C总线处理器(160)将数据传送到CPU，并以同样路径保存CPU的数据。4.根据权利要求3所述的加密芯片，其特征在于所述的非易失性存储器(130)采用1024bit E2PROM。5.根据权利要求1所述的加密芯片，其特征在于所述加密芯片外部留有两根地址选择线，通过这两根地址选择线进行所述I2C地址选择。6.根据权利要求1所述的加密芯片，其特征在于还包括一上电复位产生器(110)，所述的上电复位产生器可以输出一组高、低电平给CPU复位。7.一种利用权利要求1所述加密芯片对CPU程序进行加密的加密方法，其特征在于包括下列步...

【专利技术属性】
技术研发人员：李波，
申请(专利权)人：深圳市致芯微电子有限公司，
类型：发明
国别省市：94[中国|深圳]