本发明专利技术公开了属于数据传输装置领域的一种用于高速电荷耦合相机的电路接口。采用ＵＳＢ２．０作为高速相机与计算机之间的数据接口，ＵＳＢ２．０与作控制传感器的可编程逻辑器件ＣＰＬＤ相连；ＵＳＢ２．０的总线与单片机的数据地址总线相连，并将ＣＰＬＤ的ＩＯ口与ＵＳＢ２．０的ＤＭＡ口相连，实现ＣＰＬＤ与ＵＳＢ２．０之间的高速传输。在ＵＳＢ２．０接口芯片之外额外扩展了ＦＩＦＯ，从而在系统中省去了采集卡，即节约了成本又提高了系统的可靠性。并且达到避免ＵＳＢ２．０传输过程中偶尔中断造成的数据丢失。
【技术实现步骤摘要】
本专利技术属于数据传输装置领域，特别涉及一种用于高速CCD相机的电路接口。
技术介绍
CCD(电荷耦合器件)是一种光电转换器件，用集成电路工艺制造，主要由光敏单元、输入结构、输出结构组成。目前，CCD广泛应用于安全保卫系统中的数字摄像机、机器人视觉系统、视频游戏机、扫描仪、传真机等设备，并可作为天文学、光谱学和结晶学研究中胶片照相的替代方法。同时CCD还不断在交通辨识、电视和电脑外设、玩具、有线和RF视频会议及Internet接入装置等方面开拓着新的应用领域。高速CCD是各种CCD产品中较为特殊的一类，其帧率可以达到几百甚至上千帧每秒，是研究高速过程的有力工具。高速CCD相机是半导体技术的发展到一定阶段的产物，是近年来新兴的一种技术。高速CCD芯片是高速相机的核心部件，目前只有少数国家的少数公司能够生产。由CCD的特点可知，CCD应用系统如果要正常工作，必需借助于必要的光学系统、合适的外围驱动电路与信号处理电路及接口电路等一些外围设备，而接口电路是其中非常重要的一个部分，接口电路将高速相机拍摄的图像输出给计算机存储并处理。可以认为，数据接口电路是高速相机与计算机之间的桥梁。由于高速相机具有数据率非常高的特点，一般的设计难以满足要求。
技术实现思路
本专利技术的目的是提供一种用于高速电荷耦合相机的电路接口。所述高速相机与PC机的数据接口是采用专用图像采集卡通过PC机的PCI总线连接构成，其特征在于所述高速电荷耦合相机采用USB 2.0接口芯片ISP1581作为数据接口，ISP1581与作控制传感器的可编程逻辑器件CPLD相连；ISP1581的初始化配置采用单片机AT89S52实现，将AT89S52的数据地址总线与ISP1581的总线相连，并将CPLD的IO口与ISP1581的DMA口相连，CPLD为DMA主机，ISP1581为DMA从机，实现CPLD与ISP1581之间的高速DMA传输。所述CPLD与ISP1581之间还并接先进先出存储器FIFO，以此避免数据的丢失，而在计算机无法及时取走数据的时候对数据进行缓冲。所述CPLD的型号为M4A5-128/64。本专利技术的有益效果是采用USB2.0作为高速相机与计算机之间的接口，从而在系统中省去了采集卡，即节约了成本又提高了系统的可靠性，通过CPLD实现高速传输。另外，本专利技术在USB 2.0接口芯片之外额外扩展了FIFO，这样可以达到避免USB 2.0传输过程中偶尔中断造成的数据丢失。附图说明图1为USB 2.0接口电路连接图。图2为USB 2.0接口扩展FIFO电路图。图3为USB 2.0电路中采用的FIFO宽度扩展模式图。图4为ISP1581的DMA时序图。具体实施例方式本专利技术提供一种用于高速电荷耦合相机的电路接口，一般高速相机与PC机的数据接口是采用专用图像采集卡通过PC机的PCI总线连接构成。在图1所示的USB 2.0接口电路连接图中，USB 2.0接口采用芯片ISP1581作为数据接口，ISP1581与作控制传感器的可编程逻辑器件CPLD相连；ISP1581的初始化配置采用单片机AT89S52实现，将AT89S52的数据地址总线与ISP1581的总线相连，并将CPLD的IO口与ISP1581的DMA口相连，CPLD为DMA主机，ISP1581为DMA从机，实现CPLD与ISP1581之间的高速DMA传输。ISP1581有两套数据接口MCU(单片机)接口、高速DMA(直接内存存取)接口。MCU接口用于配置ISP1581内部寄存器，初始化USB 2.0通讯为较慢速度的通讯；启动DMA接口用于高速数据传输，由CPLD控制；CPLD的型号为M4A5-128/64。在图2所示USB 2.0接口扩展FIFO电路图中，在CPLD与ISP1581之间还并接先进先出存储器FIFO，以此避免数据的丢失，而在计算机无法及时取走数据的时候对数据进行缓冲。将高速CCD芯片拍摄到的数字图像传送到计算机，拍摄到的图像序列的数据速率为120Mbps，而且由于数字图像流本身的特点，要求数据传输连续稳定。这就要求接口电路拥有连续稳定的大于120Mbps的传输速度。虽然USB 2.0理论上具有480Mbps的带宽。但是，由于协议开销等问题，其速度远远不能达到理论值，而且由于计算机系统忙等问题，ISP1581的DREQ就会变低，短暂的中断DMA传输。这种短暂中断对于非实时传输应用没有影响，但对于实时应用就会造成数据丢失。因此在电路中额外添加的先进先出存储器FIFO，从而解决了USB 2.0传输不稳定所造成的丢失数据问题。用作缓冲的FIFO型号为IDT7206，为异步操作型FIFO，即FIFO的读写可以同时进行，不需要考虑读和写的同步。IDT7206的宽度为9bits，深度为16K。由于CPLD与ISP1581间的DMA是16bits的，因此需要对FIFO的宽度进行扩展，使之宽度扩展为18bits，实际使用其中的16bits，另外2bits丢弃。在图3所示FIFO的宽度扩展图中，对FIFO的控制有四路最重要的信号WR、RD、FF、FE。WR是FIFO写信号，在WR的上升沿上，DATA IN总线数据会被写入FIFO，同时FIFO内部数据指针自动加一。RD是FIFO读信号，在RD的上升沿上，FIFO内数据会被锁存到DATA OUT总线上去，同时FIFO内部数据指针自动减一。FIFO的读写操作可以同时进行，而不会造成FIFO内部的数据指针的混乱。FF是Full Flag的缩写，如果FIFO内部数据已经达到FIFO存储量的极限，FF信号会被FIFO置低电平，如果此时继续向FIFO写数据，数据将不能进入FIFO，数据会自动丢失。EF是空标志的缩写，如果FIFO内部数据已经全部被读出，数据指针指向零，EF信号会被FIFO置低电平，如果此时继续从FIFO读数据，FIFO输出数据总线上的数据是错误的。ISP1581与MCU的接口线有8位地址数据复用总线AD、地址锁存信号ALE、读使能信号RD、写使能信号WR，外加一条ISP1581通知MCU去读数据的中断信号INTn。在图4所示ISP1581的DMA时序中。单片机不参与高速传输，高速传输靠CPLD#2与ISP1581间的DMA(直接内存存取)实现。在高速传输过程中CPLD#2为直接内存存取主机，ISP1581为DMA SLAVE。传输过程由作为DMA SLAVE的ISP1581发起，DMA过程由DMA MASTER控制。传输开始时，首先由ISP1581发出DMA请求，ISP1581将DREQ拉成高电平表示有DMA请求，这时候需要CPLD#2给出DMA应答，如果CPLD#2已经准备好传输，则CPLD#2将应答信号DACK拉低，之后由CPLD#2控制DIOR(读)/DIOW(写)和DATA[15:0]来进行DMA读写操作。本文档来自技高网...
【技术保护点】
一种用于高速电荷耦合相机的电路接口，所述高速相机与ＰＣ机的数据接口是采用专用图像采集卡通过ＰＣ机的ＰＣＩ总线连接构成，其特征在于：所述高速电荷耦合相机采用ＵＳＢ２．０接口芯片ＩＳＰ１５８１作为数据接口，ＩＳＰ１５８１与作控制传感器的可编程逻辑器件ＣＰＬＤ相连；ＩＳＰ１５８１的初始化配置采用单片机ＡＴ８９Ｓ５２实现，将ＡＴ８９Ｓ５２的数据地址总线与ＩＳＰ１５８１的总线相连，并将ＣＰＬＤ的ＩＯ口与ＩＳＰ１５８１的ＤＭＡ口相连，ＣＰＬＤ为ＤＭＡ主机，ＩＳＰ１５８１为ＤＭＡ从机，实现ＣＰＬＤ与ＩＳＰ１５８１之间的高速ＤＭＡ传输。
【技术特征摘要】
1.一种用于高速电荷耦合相机的电路接口，所述高速相机与PC机的数据接口是采用专用图像采集卡通过PC机的PCI总线连接构成，其特征在于所述高速电荷耦合相机采用USB 2.0接口芯片ISP1581作为数据接口，ISP1581与作控制传感器的可编程逻辑器件CPLD相连；ISP1581的初始化配置采用单片机AT89S52实现，将AT89S52的数据地址总线与ISP1581的总线相连，并将CPLD的IO口与ISP1581的...
【专利技术属性】
技术研发人员：徐磊，陈强，孙振国，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。