用于选通接收器端接时钟的装置制造方法及图纸

根据一个实施例，公开了一种计算机系统。该计算机系统包括第一时钟接收器，和耦合到时钟发生器的一条或多条时钟迹线，并且耦合到一条或多条时钟迹线的时钟发生器。时钟发生器响应于检测到时钟迹线已经从电接地断开而将时钟信号选通到第一时钟接收器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及计算机系统；更具体涉及移动计算机系统的功率管理。
技术介绍
在过去的几年里，诸如笔记本计算机之类的移动计算机系统已经变得普遍。然而，由于小型、紧凑的外壳，移动计算机系统中的功率管理成为重要的考虑因素。典型地，移动计算系统中的各种设备从中央时钟源接收同步时钟信号。该中央时钟源通常包括确定设备是否需要时钟信号的功率管理装置。如果所有的时钟接收设备处于休眠模式(例如，不需要时钟信号)，则功率管理装置选通时钟，并且不发送时钟。结果，保存了功率。然而，如果只有一个设备处于有效状态并且需要时钟信号，则该时钟信号被发送到所有的设备，既使其它设备处于休眠模式。结果，由于将时钟信号发送到处于休眠模式的设备，从而产生不必要的功率消耗。附图说明从下列给出的详细描述以及本专利技术的各种实施例的附图，将更加充分地理解本专利技术。然而附图不能把本专利技术限制在特定的实施例，而只是用来说明和理解。图1为计算机系统的一个实施例的框图；图2为时钟发生器的一个实施例的框图；图3为时钟接收器的一个实施例的框图；和图4为衬底的另一个实施例的框图。具体实施例方式描述了一种选通接收器端接时钟的装置。根据一个实施例，时钟接收设备中的功率管理模块将电接地从互补的时钟迹线(trace)中移开。响应于检测到没有接地耦合到时钟迹线(trace)，在时钟发生器中的端接(ternimation)检测器触发导致时钟信号被选通的信号。在说明书中的引用“一个实施例”或者“实施例”意指结合实施例描述的特定的特点、结构或特征被包括在本专利技术的至少一个实施例中。在说明书的各个地方出现的词组“在一个实施例中”不一定都指相同的在下列描述中，给出了许多详细描述。然而对于本领域的熟练技术人员来讲，明显地可以在不需要这些特定细节的情况下来实施本专利技术。在其他例子中，为了避免使本专利技术不清楚，熟知的结构和设备以框图形式示出，而不是详细地示出。图1为计算机系统100的一个实施例的框图。计算机系统100包括处理器101。处理器101耦合到处理器总线110。处理器总线110在处理器101和计算机系统100中的其它组件之间传送数据信号。计算机系统100还包括存储器113。在一个实施例中，存储器113为动态随机存取存储器(DRAM)设备。然而，在其他实施例中，存储器113可以是静态随机存取存储器(SRAM)设备，或者其它存储器设备。存储器113可以存储由数据信号表示的可被处理器101执行的指令和代码。计算机系统100还包括耦合到处理器总线110和存储器113的桥存储器(bridge memory)控制器111。桥/存储器控制器111在处理器101、显示设备控制器112、存储器113、无线网络控制器114、有线网络控制器117和计算机系统100中的其它组件之间引导数据信号。另外，桥存储器控制器111在处理器总线110、存储器113和输入/输出(I/O)桥116之间桥接数据信号。网络控制器114和117将计算机系统100链接到计算机网络(图1中未示出)并支持机器之间的通信。显示设备控制器122还被耦合到桥存储器控制器111。显示设备控制器112允许将显示设备耦合到计算机系统100，并作为显示设备和计算机系统100之间的接口。在一个实施例中，显示设备控制器112为单色显示适配器(MDA)卡。在其他实施例中，显示设备控制器112可以是彩色图形适配器(CGA)卡、增强的图形适配器(EGA)卡，扩展图形阵列(XGA)卡或者其它的显示设备控制器。显示设备可以为电视机、计算机监视器、平板(flat panel)显示器或者其它显示设备。显示设备通过显示设备控制器112从处理器101接收数据信号，并向计算机系统100的用户显示信息和数据信号。在其它实施例中，显示设备控制器112可以被集成在桥/存储器控制器111内。在桥/存储器控制器111和耦合到I/O桥116的I/O设备之间引导数据信号的I/O桥116被耦合到第一I/O总线120、第二I/O总线130和遵照规范修订版2.0总线的通用串行总线140。I/O总线120可以为单条总线或多条总线的组合。在一个实施例中，I/O总线120为International Business Machines of Armonk，New York开发的工业标准结构(ISA)规范修订版1.0a总线。然而也可以使用其它总线标准，比如由Compaq Computer等开发的扩展的工业标准结构(EISA)规范修订版3.12。可替换地，其它总线也可以用来实现I/O总线120。I/O总线120提供计算机系统100中的组件之间的通信链路。I/O总线130提供计算机系统100中的组件之间的通信链路。键盘接口122耦合到I/O总线120。键盘接口122可以是键盘控制器或其它键盘接口。另外，键盘接口122可以是专用设备或者能够驻留在诸如总线控制器或者其它控制器的另一个设备之中。键盘接口122允许键盘与计算机系统100的耦合，并从键盘发射数据信号到计算机系统100。音频控制器123还耦合到I/O总线120。音频控制器133工作来协调声音的记录和播放。I/O总线130可以为单条总线或多条总线的组合。在进一步实施例中，I/O总线130可以为遵照由PCI Special Interest Group ofPortland，Oregon开发的规范修订版2.1总线的互连外围设备。可替换地，其它总线可以用来实施I/O总线130。I/O总线130提供计算机系统100中的组件之间的通信链路。在一个实施例中，I/O总线130耦合到由San Jose，California的PCMCIA开发的个人计算机存储卡国际联合会(PCMCIA)总线/桥(卡总线控制器)131。该卡总线控制器131被耦合到PCMCIA插槽150。根据一个实施例，系统时钟发生器160还包括在计算机系统100中。系统时钟发生器160将时钟信号供给计算机系统100中的各种设备。根据一个实施例，时钟发生器160基于从计算机系统100内的其它组件接收的硬件条(straps)的组合来生成时钟信号。在进一步的实施例中，时钟发生器160将所生成的时钟信号发送到计算机系统100中的时钟接收设备，诸如显示设备控制器112、存储器113等。图2为时钟发生器160的一个实施例的框图。时钟发生器160包括端接检测器210，PMOS晶体管P1和P2以及或门1和2。端接检测器210检测是否发送互补时钟信号到时钟接收设备的迹线(traces)被端接到地。在一个实施例中，端接检测器210生成一个选通信号，该选通信号用来在如果检测到迹线(traces)没有端接到地时，则终止时钟信号的传送。在进一步的实施例中，端接检测器210包括比较互补时钟信号的比较电路。还在进一步的实施例中，只要迹线(traces)耦合到地，互补的时钟信号就没有相同的逻辑值。因此，只要互补的时钟具有大约相同的值，端接检测器就确定迹线(traces)没有被耦合到地。在另一个实施例中，端接检测器210比较互补的时钟信号来确定时钟信号是否小于1V。如果该值小于1V，则时钟耦合到地。然而，如果时钟浮动在1V以上接近于电源电压Vcc，则互补时钟没有耦合到地。只要端接检测器210激活选通信号，则或门1和2就用来选通时本文档来自技高网...

【技术保护点】
一种计算机系统，包括：第一时钟接收器；一条或多条时钟迹线，耦合到时钟发生器；和时钟发生器，耦合到一条或多条时钟迹线，响应于检测到时钟迹线已经从电接地断开而将时钟信号选通到第一时钟接收器。

【技术特征摘要】
US 2002-5-16 10/150,3171.一种计算机系统，包括第一时钟接收器；一条或多条时钟迹线，耦合到时钟发生器；和时钟发生器，耦合到一条或多条时钟迹线，响应于检测到时钟迹线已经从电接地断开而将时钟信号选通到第一时钟接收器。2.权利要求1的计算机系统，其中当检测到相关设备处于非主动模式时，第一时钟接收器就将时钟迹线从电接地断开。3.权利要求1的计算机系统，其中时钟发生器包括端接检测器，耦合到时钟迹线，当检测到时钟迹线已经从电接地断开时，该端接检测器就生成选通信号；第一或门，具有一个输入端，耦合到端接检测器来接收选通信号；和被耦合的另一个输入端，来接收时钟信号；和第二或门，具有一个输入端，耦合到端接检测器来接收选通信号；和被耦合的一个反相输入端，来接收时钟信号。4.权利要求3的计算机系统，其中时钟发生器还包括第一晶体管，耦合到第一或门输出端；和第二晶体管，耦合到第一或门输出端。5.权利要求4的计算机系统，还包括耦合到每条时钟迹线的端接电阻器。6.权利要求5的计算机系统，其中第一时钟接收器包括耦合到端接电阻器的功率管理模块。7.权利要求4的计算机系统，其中第一时钟接收器包括端接电阻器，耦合到每条时钟迹线；和功率管理模块，耦合到端接电阻器。8.权利要求4的计算机系统还包括衬底，其中该衬底包括第一时钟接收器；和连接器，该连接器耦合到每条时钟迹线。9.权利要求8的计算机系统，其中该衬底还包括耦合到连接器的第二组的一条或多条时钟迹线；耦合到第二组时钟迹线的端接电阻器；和耦合到端接电阻器的功率管理模块。10.权利要求1的计算机系统还包括耦合到时钟迹线的第二时钟接收器。11.一种方法包括在时钟发生器检测一条或多条时钟迹线已经从...

【专利技术属性】
技术研发人员：J霍里甘，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]