除错端口数据的解码系统与方法技术方案

一种使用基板管理控制器解码除错端口数据的解码系统，含有一微处理器，一基板管理控制器与一信息显示装置。微处理器乃将欲输出的除错端口（例如：端口号８０）数据，广播至一总线。基板管理控制器则由总线撷取此除错端口数据，并将此除错端口数据解码为一信息显示代码。信息显示装置则显示此信息显示代码。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种除错端口数据的解码系统。且更具体地，是涉及一种使用基板管理控制器(Baseboard Management Controller，BMC)解码除错端口(例如端口号80)数据的系统。
技术介绍
在计算机系统中，微处理器乃通过各种总线，例如工业标准架构(Industry Standard Architecture，ISA)，周边元件连接(PeripheralComponent Interconnect，PCI)，低接脚量(Low Pin Count，LPC)总线等，将数据发送至周边装置。由微处理器发送至周边装置的数据，除本身数据内容外，还具有一特定端口号(Port number)。当微处理器以广播(broadcast)方式将数据发送至总线后，亦连接至总线的个别周边装置，乃根据其预先设定的组态，仅撷取特定端口号的数据。例如，在计算机系统的初始化过程，乃使用此方式将初始化的结果，输出至一信息显示装置。首先，微处理器由基本输入输出系统(Basic InputOutput System，BIOS)读取初始化时，计算机系统进行开机自我测试(PowerOn Self Test，本文档来自技高网...

【技术保护点】
一种除错端口数据的解码系统，该解码系统至少包含：一微处理器，是将一除错端口数据，广播至一总线；一基板管理控制器，是由该总线撷取该除错端口数据，并将该除错端口数据解码为一信息显示代码；及一信息显示装置，用以显示该信息显 示代码。

【技术特征摘要】
US 2003-10-16 10/605,6591.一种除错端口数据的解码系统，该解码系统至少包含一微处理器，是将一除错端口数据，广播至一总线；一基板管理控制器，是由该总线撷取该除错端口数据，并将该除错端口数据解码为一信息显示代码；及一信息显示装置，用以显示该信息显示代码。2.如权利要求1所述的解码系统，其中，该除错端口是端口号80。3.如权利要求1所述的解码系统，其中，该解码系统是配置于一伺服器。4.如权利要求3所述的解码系统，其中，该除错端口数据为该伺服器在开机自我测试过程中的一除错信息。5.如权利要求4所述的解码系统，其中，该除错信息的数据长度为八位。6.如权利要求1所述的解码系统，其中，该基板管理控制器是藉由一中断处理函数将该除错端口数据解码为该信息显示代码。7.如权利要求1所述的解码系统，其中，该总线为低接脚量总线。8.如权利要求1所述的解码系统，其中，该信息显示装置为一发光二极管。9.如权利要求8所述的解码系统，其中，该发光二极管是耦接于该基板管理控制器的一通用输入输出接脚。1...

【专利技术属性】
技术研发人员：刘纯龙，
申请(专利权)人：广达电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]