除错端口数据的解码系统与方法技术方案

一种使用基板管理控制器解码除错端口数据的解码系统，含有一微处理器，一基板管理控制器与一信息显示装置。微处理器乃将欲输出的除错端口（例如：端口号８０）数据，广播至一总线。基板管理控制器则由总线撷取此除错端口数据，并将此除错端口数据解码为一信息显示代码。信息显示装置则显示此信息显示代码。

【技术实现步骤摘要】

本专利技术涉及一种除错端口数据的解码系统。且更具体地，是涉及一种使用基板管理控制器(Baseboard Management Controller，BMC)解码除错端口(例如端口号80)数据的系统。
技术介绍
在计算机系统中，微处理器乃通过各种总线，例如工业标准架构(Industry Standard Architecture，ISA)，周边元件连接(PeripheralComponent Interconnect，PCI)，低接脚量(Low Pin Count，LPC)总线等，将数据发送至周边装置。由微处理器发送至周边装置的数据，除本身数据内容外，还具有一特定端口号(Port number)。当微处理器以广播(broadcast)方式将数据发送至总线后，亦连接至总线的个别周边装置，乃根据其预先设定的组态，仅撷取特定端口号的数据。例如，在计算机系统的初始化过程，乃使用此方式将初始化的结果，输出至一信息显示装置。首先，微处理器由基本输入输出系统(Basic InputOutput System，BIOS)读取初始化时，计算机系统进行开机自我测试(PowerOn Self Test，POST)所需执行的一连串指令。而处理器执行每一指令后的除错信息，乃以一个八位的除错端口(例如端口号80)数据，广播至所有总线，例如ISA，PCI，LPC等。此时，具有解码除错端口(例如端口号80)数据能力的各种形式解码器，可藉由耦接至这些总线其中之一，撷取端口号80数据进行解码。例如，可使用一端口号80除错卡(Debug Card)，藉由耦接至ISA或PCI总线，撷取端口号80数据。或者可于计算机系统的主机板中，内建一耦接至LPC总线的硬件解码器，撷取端口号80数据。解码后的端口号80数据，可进一步输出至一信息显示装置，使得使用者得以得知端口号80数据所表示的信息。图1示出了已知技艺的端口号80数据解码系统方块图。此解码系统乃用于解码计算机系统进行开机自我测试过程中，所产生的端口号80除错信息。端口号80数据解码系统10含有微处理器12，基本输入输出系统15，发光二极管16与硬件解码器17。基本输入输出系统15与硬件解码器17乃耦接至低接脚量总线18。当计算机系统进行初始化过程时，微处理器12首先由基本输入输出系统15读取初始化时，进行开机自我测试所需执行的一连串指令。而微处理器12执行每一指令后的除错信息，乃以一个八位的端口号80数据11，广播至低接脚量总线18。此时，连接至低接脚量总线18，并设定为撷取端口号80数据11的硬件解码器17，乃撷取广播至低接脚量总线18的端口号80数据11。硬件解码器17接着将端口号80数据11解码为一信号显示代码13，并输出至耦接于其上的八个发光二极管16，藉由此八个发光二极管16，显示此八位的信号显示代码13。而使用者可进一步根据发光二极管16显示的信息，对应系统规格说明，而得知测试结果。然而，用于解码端口号80数据的硬件解码器，不仅价格昂贵，造成成本与系统设计复杂度增加。且此硬件解码器仅能用于解码端口号80的数据，无法解码其他端口号的数据，造成系统的整体经济效益降低。因此，需一种改进的端口号80数据解码系统，无须使用此硬件解码器，便亦可对于端口号80数据进行解码，以节省生产成本。
技术实现思路
本专利技术的一目的在于提供一种使用基板管理控制器解码除错端口数据的系统。本专利技术的另一目的在于提供一种使用基板管理控制器解码除错端口数据的方法。根据本专利技术的上述目的，提出一种使用基板管理控制器解码除错端口(例如端口号80)数据的系统，含有一微处理器，一基板管理控制器与一信息显示装置。微处理器乃将欲输出的端口号80数据，广播至一总线。基板管理控制器则由总线撷取此端口号80数据，并将此端口号80数据解码为一信息显示代码。信息显示装置则显示此信息显示代码。根据本专利技术的另一目的，提出一种使用基板管理控制器解码除错端口(例如端口号80)数据的方法。首先，微处理器将一端口号80数据，广播至总线。基板管理控制器乃持续聆听微处理器广播至总线的数据，并撷取端口号80的数据。当基板管理控制器撷取端口号80数据后，便将所撷取的端口号80数据，解码为一信息显示代码。此信息显示代码则进一步于一信息显示装置上显示。根据本专利技术的端口号80数据解码系统，无须使用额外的硬件解码器，可直接利用基板管理控制器解码并显示端口号80数据，充分发挥基板管理控制器的运算能力，进而降低生产成本与系统设计复杂度。附图说明由以上本专利技术中较佳具体实施例的细节描述，可以对本专利技术的目的、观点及优点有更佳的了解。同时参考下列本专利技术的图式加以说明图1是示出了已知技艺的端口号80数据解码系统方块图。图2是示出了依照本专利技术的端口号80数据解码系统方块图。图3是示出了依照本专利技术一较佳具体实施例的端口号80数据解码系统方块图。图4是示出了依照本专利技术的端口号80数据解码方法流程图。附图符号说明10、20、30端口号80数据解码系统11、21、31端口号80数据12、22、32微处理器13、23、33信号显示代码15、35基本输入输出系统16、36发光二极管17硬件解码器18、38低接脚量总线24、34基板管理控制器26信息显示装置28 总线具体实施方式在伺服器计算机系统中，通常已具有一基板管理控制器(BaseboardManagement Controller，BMC)。基板管理控制器是与微处理器独立运作，用以监控伺服器计算机系统中的各种状态，例如温度，电压等。根据本专利技术的除错端口数据解码方法，即利用基板管理控制器的运算能力，解码除错端口(例如端口号80)的数据。藉此，无须使用额外的硬件解码器即可解码端口号80的数据。图2示出了根据本专利技术的除错端口(例如端口号80)数据解码系统20，含有一微处理器22，一基板管理控制器24与一信息显示装置26。微处理器22乃将欲输出的端口号80数据21，广播至一总线28。亦耦接至总线28的基板管理控制器24，乃持续对于总线28进行聆听，并撷取端口号80数据21。随后，基板管理控制器24将撷取的端口号80数据21，解码为一信息显示代码23，并于信息显示装置26显示。请参照图3，该图示出了依照本专利技术一较佳具体实施例的方块图，说明使用根据本专利技术的端口号80数据解码系统，解码伺服器计算机系统于初始化时，所产生的端口号80数据。除错端口数据解码系统30含有微处理器32，基板管理控制器34与发光二极管36。基板管理控制器34与基本输入输出系统35乃耦接至低接脚量总线38，以接收由微处理器32所发送的数据。当伺服器计算机系统进行初始化过程时，微处理器32首先由基本输入输出系统35读取初始化时，进行开机自我测试所需执行的一连串指令。而执行每一指令后的除错信息，乃以一个八位的除错端口(例如端口号80)数据31，广播至低接脚量总线38。此时，藉由程式化方式，将基板管理控制器34的组态设定为可撷取端口号80的数据。基板管理控制器34乃持续聆听微处理器32广播至低接脚量总线38的所有数据，并撷取端口号80数据31。当基板管理控制器34撷取到八位的端口号80数据31后，便载入预先设定的中断处理函数来解码端口号80数据31，并将此八位的端口号80数据31本文档来自技高网...

【技术保护点】
一种除错端口数据的解码系统，该解码系统至少包含：一微处理器，是将一除错端口数据，广播至一总线；一基板管理控制器，是由该总线撷取该除错端口数据，并将该除错端口数据解码为一信息显示代码；及一信息显示装置，用以显示该信息显 示代码。

【技术特征摘要】
US 2003-10-16 10/605,6591.一种除错端口数据的解码系统，该解码系统至少包含一微处理器，是将一除错端口数据，广播至一总线；一基板管理控制器，是由该总线撷取该除错端口数据，并将该除错端口数据解码为一信息显示代码；及一信息显示装置，用以显示该信息显示代码。2.如权利要求1所述的解码系统，其中，该除错端口是端口号80。3.如权利要求1所述的解码系统，其中，该解码系统是配置于一伺服器。4.如权利要求3所述的解码系统，其中，该除错端口数据为该伺服器在开机自我测试过程中的一除错信息。5.如权利要求4所述的解码系统，其中，该除错信息的数据长度为八位。6.如权利要求1所述的解码系统，其中，该基板管理控制器是藉由一中断处理函数将该除错端口数据解码为该信息显示代码。7.如权利要求1所述的解码系统，其中，该总线为低接脚量总线。8.如权利要求1所述的解码系统，其中，该信息显示装置为一发光二极管。9.如权利要求8所述的解码系统，其中，该发光二极管是耦接于该基板管理控制器的一通用输入输出接脚。1...

【专利技术属性】
技术研发人员：刘纯龙，
申请(专利权)人：广达电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]