跟踪对差错中立的指令来减少微处理器中的虚假差错检测制造技术

本发明专利技术提供的技术通过跟踪对差错中立的指令，减少了微处理器中的虚假差错检测。当一条指令被译码时，将反ｐｉ位加标签到译码后的指令。当检测到奇偶差错时，指令队列首先检验反ｐｉ位是否被置位。如果反ｐｉ位被置位，则指令是对差错中立的，并且ｐｉ位不需要被置位。预取指令、分支预测提示指令和ＮＯＰ指令是对差错中立的指令类型。

【技术实现步骤摘要】

本专利技术涉及微处理器中的差错(error)检测，具体地说，涉及通过跟踪对差错中立(neutral)的指令来减少微处理器中的虚假差错检测。
技术介绍
由于中子和阿尔发粒子的撞击造成的瞬态故障(fault)正在成为未来处理技术中处理器晶体管数量增多的明显阻碍。虽然个别晶体管的故障率可能不会升高很多，但是向一个器件中加入更多的晶体管就使得该器件更有可能遇到故障。结果，预计将处理器差错率保持在可接受的水平上将需要更多设计方面的努力。由瞬态故障引起的单比特翻转已成为今天微处理器设计中很重要的挑战之一。这些故障因带能量粒子而起，例如宇宙射线中的中子以及来自封装材料的阿尔法粒子。晶体管源节点和扩散节点可以收集这些电荷。足够量的累积电荷可以反转逻辑器件(例如SRAM单元、锁存器或者门电路)的状态，从而向电路运行中引入逻辑故障。因为这一类型的故障并不反映器件的永久失效，所以它被称为软差错或瞬态差错。随着片上晶体管的数量不断呈指数上升，软差错对于微处理器的设计者而言正成为越来越大的负担。对于下几代技术而言，计划每锁存器或SRAM位的原始差错率要大致保持常数或略微下降。因此，除非有另外的差错保护机制本文档来自技高网...

【技术保护点】
一种处理器，包括：　　　　对指令进行译码的译码模块；　　　　与译码后指令相关联的第一位；　　　　与译码后指令相关联的第二位，其中所述第二位用于标识所述指令上的故障；以及　　　　耦合到所述译码模块的存储结构，所述存储结构将检测所述指令上的故障检测结果，其中所述存储结构基于所述故障检测结果来检验所述指令的第一位，如果所述第一位被置位，则所述第二位不被置位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：乔尔埃默，舒布亨杜穆克赫基，史蒂文莱因哈特，克里斯托弗韦弗，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]