含有多级寄存器文件的数字数据处理设备制造技术

处理器包含具有不同访问等待时间的多级寄存器。寄存器的相对较小集包含在相对较快较高级寄存器堆中，而寄存器的较大、更完备集合包含在相对较慢较低级寄存器堆中。在物理上，较高级寄存器堆与从寄存器接收输入的功能逻辑块更接近。最好，较低级堆包括所有处理器寄存器的完备集，而较高级堆包括寄存器的较小子集，复制较低级堆中的信息。较高级堆最好可在单个时钟周期内访问。

【技术实现步骤摘要】

本专利技术涉及数字数据处理硬件，尤其涉及寄存器文件和数字数据处理设备的处理单元的支持硬件的设计和操作。
技术介绍
在二十世纪后半叶，开始出现称为信息革命的现象。虽然信息革命是在范围上比任何事件或机器都广泛的历史发展，但没有一种设备最终比数字电子计算机更能代表信息革命。计算机系统的发展无疑是一场革命。每年，计算机系统都在加速发展，存储更多的数据，和将更多的应用提供给它们的用户。现代计算机系统通常包括中央处理单元(CPU)和诸如通信总线和存储器之类的存储、检索和传输信息所需的支持硬件。它还包括诸如输入/输出控制器或存储控制器之类的、与外界通信所需的硬件，以及诸如键盘、监视器、磁带驱动器、盘驱动器、与网络耦合的通信线之类的、附加在上面的设备。CPU是系统的心脏。它执行包括计算机程序的指令和支配其它系统部分的操作。从计算机硬件的观点来看，大多数系统以基本上相同的方式运行。处理器能够执行有限的一组非常简单的操作，譬如，算术运算、逻辑比较和数据从一个地方向另一个地方的移动。但是，每种操作都执行得非常快。支配计算机执行大量的这些简单操作的程序给人以计算机正在做复杂工作的错觉。用户感觉到的是，通本文档来自技高网...

【技术保护点】
一种数字数据处理设备，包括：选择和解码用于执行的指令的指令逻辑块；执行由所述指令所指定的操作的执行逻辑块；存储利用来自所述指令的寄存器标识符引用的寄存器数据的数个寄存器，所述数个寄存器被组织成数个级，包括：（ ａ）具有第一访问等待时间和含有第一数量的寄存器的第一级；和（ｂ）具有第二访问等待时间和含有第二数量的寄存器的第二级，所述第二访问等待时间比所述第一访问等待时间长，寄存器的所述第二数量大于寄存器的所述第一数量。

【技术特征摘要】
US 2004-6-24 10/875,3731.一种数字数据处理设备，包括选择和解码用于执行的指令的指令逻辑块；执行由所述指令所指定的操作的执行逻辑块；存储利用来自所述指令的寄存器标识符引用的寄存器数据的数个寄存器，所述数个寄存器被组织成数个级，包括(a)具有第一访问等待时间和含有第一数量的寄存器的第一级；和(b)具有第二访问等待时间和含有第二数量的寄存器的第二级，所述第二访问等待时间比所述第一访问等待时间长，寄存器的所述第二数量大于寄存器的所述第一数量。2.根据权利要求1所述的数字数据处理设备，其中，包含在所述第一级的所述寄存器中的寄存器数据是包含在所述第二级的所述寄存器中的寄存器数据的一个子集。3.根据权利要求2所述的数字数据处理设备，其中，所述第一级的每个寄存器存储所述第二级的寄存器的数个分立子集的一个相应子集的寄存器的内容，寄存器的所述相应子集包含所述第二级的数个寄存器。4.根据权利要求3所述的数字数据处理设备，其中，所述第一级的唯一一个寄存器对应于所述第二级的所述寄存器的每个各自所述相应子集。5.根据权利要求4所述的数字数据处理设备，其中，所述第一级的每个所述寄存器存储最近引用的所述第二级的寄存器的相应子集的寄存器的内容。6.根据权利要求3所述的数字数据处理设备，其中，在确定从所述第一级的寄存器中检索的操作数数据是否与通过指令标识为操作数的寄存器中的数据相同之前，所述数字数据处理设备利用从与包含通过指令标识为操作数的寄存器的所述第二级的寄存器的子集相对应的所述第一级的寄存器中检索的操作数数据，在所述执行单元中推测性地进行操作。7.根据权利要求1所述的数字数据处理设备，其中，每个所述寄存器标识符包含N个位，和利用所述寄存器标识符的M位部分访问所述第一级的所述寄存器，其中，N＞M＞1。8.根据权利要求7所述的数字数据处理设备，其中，所述第一级的每个寄存器存储所述第二级的寄存器的相应子集的寄存器的内容，寄存器的所述相应子集是具有所述M位部分的值等于与子集对应的所述第一级的寄存器的M位部分的值的寄存器标识符的所述第二级的所有寄存器。9.根据权利要求1所述的数字数据处理设备，其中，所述数字数据处理设备进一步包括选择用于写入所述第一级的所述寄存器中的所述执行单元生成的数个结果之一的结果选择逻辑块，其中，所述结果选择逻辑块进一步接收所述第二级的所述寄存器的至少一个输出作为输入。10.根据权利要求1所述的数字数据处理设备，其中，所述数字数据处理设备进一步包括选择输入到所述执行逻辑块的来自所述第一级寄存器的输出和来自所述第二级寄存器的输出之一的执行输入选择逻辑块。11.根据权利要求10所述的数字数据处理设备，其中，所述数字数据处理设备控制所述执行输入选择逻辑块对于所选指令序列禁用来自所述第一级寄存器的输出。12.根据权利要求10所述的数字数据处理设备，其中，所述数字数据处理设备控制所述执行输入选择逻辑块，如果来自所述第一级寄存器的输出有效，选择所述输出，和如果来自所述第一级寄存器的输出无效，选择来自所述第二级寄存器的输出。13.根据权利要求1所述的数字数据处理设备，其中，所述指令逻辑块从数个线程中同时选择和解码加以执行的指令；和所述数个寄存器包括多个寄存器集，每个集合对应于所述数个线程的各自线程，每个集合包括所述第一级的寄存器和所述第二级的寄存器。14.根据权利要求1所述的数字数据处理设备，其中，所述指令逻辑块能够在单个时钟周期内调度多个加以执行的指令。15.根据权利要求1所述的数字数据处理设备，其中，所述数字数据处理设备包括含有数个通用寄存器和处理标量数据的执行逻辑块，和含有并行地对多个操作数集进行操作的向量处理子单元的执行单元，所述向量处理子单元包含被组织成数个级的所述数个寄存器。16.根据权利要求1所述的数字数据处理设备，其中，所述数字数据处理设备是以单个半导体芯片的形式实现的。17.一种计算机系统，包括存储包括指令在内的...

【专利技术属性】
技术研发人员：内森S纽纳马克，杰克C伦道夫，土屋宪一，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]