扩展存贮空间的装置和随机访问方法制造方法及图纸

本发明专利技术公开了一种计算机领域中的扩展存贮空间装置和随机访问方法，所述装置包括微处理器、计数器、扩展存贮器、锁存器和译码／时序发生器、计数器，所述译码／时序发生器根据所述微处理器的命令，通过地址译码，得到数个端口地址，同时产生控制所述计数器和锁存器的信号；所述计数器的输出作为所述扩展存贮器的段内地址，所述扩展存贮器根据所述计数器的连续时钟计数进行地址的连续访问，所述锁存器同所述计数器一起向所述扩展存储器提供地址信号。本发明专利技术具有非常高的通用性，具有成本低廉、随机访问、快速方便、扩展空间不限等诸多优点，可以广泛应用于嵌入式系统中。

【技术实现步骤摘要】

本专利技术涉及计算机领域，尤其涉及数字电路中存贮地址空间的扩展装置和方法。
技术介绍
随着人们生活水平的日益提高，对于生活和生产中的各类设备的要求也逐渐提高，与之相对应的，越来越多的工业控制、医疗、通讯、消费等电子产品日趋智能化，以微处理器为核心的嵌入式系统随之得到日益广泛的应用。随着电子产品数据信息的数量不断膨胀、类型越来越多、功能应用日趋复杂，使得嵌入式系统的存贮空间急剧增大。比如在一个普通的手持终端上，可能需要集成汉字输入、记事本、数据查询等诸多功能，而这些功能的实现，都需要更大的存贮空间。而一个不得不面对的现实是，虽然面临着大容量存储空间的现实需求，但是出于降低成本的考虑，工业控制、消费性等嵌入式产品往往采用低廉的微处理器，这些微处理器的数据和地址线一般较少，存贮空间十分有限，为实现大容量存储空间的需求，目前一般采用的方法主要有两种，一种是采用SPI(Serial Peripheral Interface，串行外设接口)、I2C(IntegratedInter Connect，集成内部互连)等串行接口存贮器，该方法只用2～4个端口线，资源占用少，但是由于串行访问速度较低，而且串行接口存贮器本身也是非通用器件，从而使得硬件成本大大提高；另外，存贮空间扩展有一定的地址限制，比如I2C最大只有7/10位寻址能力。另外一种方法是采用分组方式，通过端口线作为扩展的硬件地址线，来切换和选择不同的存贮器空间。一个典型例子是80C51分组扩展存贮空间的方法，由硬件端口P1作为扩展的硬件地址线，最多使用4根P1口线，来分组切换16个代码组，因此最大扩展的空间为16×64KB＝1MB。但是该方法的缺点也非常明显，必须编译器支持、精心安排组间切换跳转表，否则很容易出错，使用非常不便；另外，扩展的寻址空间非常有限，也限制了该方法的更广泛应用。
技术实现思路
本专利技术要解决的技术问题是现有技术存在的速度慢、成本高、使用不方便、嵌入式系统存贮空间扩展有限等缺点，以期提出一种通用、低成本、随机访问、快速方便、不限扩展空间、可以广泛应用于嵌入式系统中的扩展存贮空间装置及随机访问方法。本专利技术所构造的扩展存贮空间装置包括以下部分微处理器(MCU)、计数器、扩展存贮器、锁存器和译码/时序发生器；都是现有的，而通常扩展存贮器的装置只需要微处理器和存贮器两个部分，并行扩展存贮器的数据/地址总线直接和微处理器相连；串行扩展存贮器通过几个I/O口线与处理器相连。所述译码/时序发生器根据所述微处理器的命令，通过地址译码，得到数个端口地址，同时产生控制所述计数器和锁存器的信号；所述计数器的输出作为所述扩展存贮器的段内地址，所述扩展存贮器根据所述计数器的连续时钟计数进行地址的连续访问，所述锁存器的输出作为所述扩展存贮器的段地址，同所述计数器一起向所述扩展存储器提供地址信号。这种装置以微处理器的地址线宽度来划分所述扩展存贮器的地址段(如果微处理器地址线宽为16，则每个地址段空间为216＝64KB)，同一地址段内可以连续访问；越段访问时重新设置地址段地址。所述扩展存贮器通过唯一的端口地址访问，其地址信号线由所述计数器和锁存器输出；每次访问前均需要置访问起始地址，访问后所述计数器加一，使得所述扩展存贮器在下次访问时的地址自动加一。本专利技术还提供了一种扩展存贮空间随机访问方法，其特征在于，包括以下步骤1)系统访问计数器清零的译码端口，对计数器清零；2)访问段地址设置的译码端口，进行写操作，写入的数据就是预备访问扩展存贮器的段地址；3)访问段内偏移地址的译码端口，进行写操作，写入的数据就是预备访问扩展存贮器段内的起始地址；4)连续访问扩展存贮器，读出或者写入数据信息；5)如果要访问非连续地址空间，重复步骤3)和4)；如果越段访问，还需要重复步骤2)。本专利技术通过地址译码的方式，锁存器输出高端地址信号线，计数器输出低端地址信号线，两者共同组成扩展存贮器的地址总线，计数器的连续计数保证了存贮器的连续访问。这样，只需要几个译码地址就可以实现扩展存贮空间的访问，方便解决了微处理器地址信号线不足导致存贮空间扩展的困难，不仅实现了扩展存贮空间的目的，而且还具有非常高的通用性，根据有成本低廉、随机访问、快速方便、扩展空间不限等诸多优点，可以广泛应用于嵌入式系统中。附图说明图1是本专利技术所述扩展存贮空间装置结构图。图2是本专利技术所述扩展存贮空间随机访问方法流程图。图3是作为本专利技术具体实施例的8051扩展存贮器结构框图。具体实施例方式下面结合具体实施方式对本专利技术所述方法进行具体描述。本专利技术实际是一种通过端口寻址方式，利用计数器来扩展嵌入式系统存贮空间的方法。图1描述了本专利技术所述的装置，如图所示，MCU的地址、读/写等信号进入译码/时序发生器，产生地址锁存器片选、计数器清零、计数器使能、计数器时钟和存贮器片选等信号；地址锁存器片选信号进入锁存器，产生存贮器高位地址和计数器的预置数信号；计数器的预置数和计数器清零、计数器使能、计数器时钟信号共同控制计数器，保证了计数器输出存贮器的低位地址；存贮器高位地址、低位地址以及存贮器片选信号以及MCU的数据总线共同完成扩展存贮器的访问。通过计数器自动计数实现连续访问存贮器，避免了每次访问时都要设置访问地址的冗余操作，同时硬件的自动计数使得访问速度也能够大大提高。可以看出，译码/时序发生器是个关键，其逻辑关系不仅要正确无误，同时还要满足时序方面的要求，译码/时序发生器可以由门电路、GAL(Generic Array Logic，通用阵列逻辑)或者EPLD(Electrically Programmable Logic DeVice，电气可编程逻辑器件)等实现。另外，装置中的计数器也需要根据具体型号进行选择，如某种类型的计数器，只有当时钟信号的上升沿到达时，才执行清零或者预置数等相应的操作。当然，如果用户觉得越段访问比较麻烦，可以让扩展存贮器的高位地址信号也由计数器输出；这样，在扩展的全部存贮空间内都可以连续访问。这样操作的唯一代价就是需要增加一个计数器，该计数器需要和低位地址计数器进行级联。图2是本专利技术所述实现扩展存贮器扩展随机访问方法的流程图，具体步骤描叙如下 1、首先对计数器清零；2、向段地址译码口写入要访问的存贮空间的段地址(即高位地址)；3、向段内地址译码口写入要访问的存贮空间的段内偏移地址(即低位地址)；4、访问此存贮空间；5、如果访问完毕，就结束退出；否则继续下面的步骤；6、判断下一次访问是否越段，如果越了段，跳转到步骤2继续执行；7、判断下一次访问是否地址连续，如果不连续，跳转到步骤3继续执行；否则跳转到步骤4继续执行。为了叙述方便，本专利技术以一个8位数据、16位地址的MCU系统为例，具体说明如下1、译码/时序发生器输入的信号是MCU的读/写控制信号，以及地址总线，通过译码和时序控制发生，输出如下信号1)译码输出信号/CS1、/CS2，作为低16位地址锁存器的片选(这里假设锁存器为8位位宽，因此16位地址需要2个锁存器)；高位地址(段地址)译码信号/CS4，作为高位地址锁存器的片选；2)计数器译码信号/CS3，作为计数器的使能控制输入；计数器清零信号CLR；计数器时钟信号CLK；3)扩展存贮器的译码信号/CS5，作为该扩展存本文档来自技高网...

【技术保护点】
一种扩展存贮空间装置，包括以下部分：微处理器、计数器、扩展存贮器、锁存器和译码／时序发生器；其特征在于，还包括计数器，所述译码／时序发生器根据所述微处理器的命令，通过地址译码，得到数个端口地址，同时产生控制所述计数器和锁存器的信号； 所述计数器的输出作为所述扩展存贮器的段内地址，所述扩展存贮器根据所述计数器的连续时钟计数进行地址的连续访问，所述锁存器同所述计数器一起向所述扩展存储器提供地址信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：熊勇，李鹏，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]