直接根据标准单元库器件生成门控时钟单元的方法技术

一种集成电路技术领域的直接根据标准单元库器件生成门控时钟单元的方法，运用ＥＤＡ工具直接根据标准单元库器件来生成门控时钟单元，步骤包括：单元结构的定义、结构的搭建、布局布线、ＲＣ参数的提取、时序库文件与物理库文件的生成及验证模型构建。其中布局布线中，引脚设定在相邻金属层的通路上，以使得输入输出方向便于在横向和纵向层次上都能实现引脚的利用，并防止在门控时钟单元周围打上屏蔽层。生成时序文件时，必须对相应的输入输出端口管脚的定义做符合门控时钟单元库文件格式的手工改动。本发明专利技术克服门控时钟单元现有设计技术给集成电路设计部门带来的不便和困难，能简便地生成门控时钟单元及其相关文件，从而实现其简便生成和简便运用。

【技术实现步骤摘要】

本专利技术涉及的是一种集成电路
的方法，特别是一种。
技术介绍
门控时钟单元是目前SOC领域较为流行的低功耗设计方法，即在某些大型模块处于不工作状态时，关闭模块内部的时钟信号，从而降低模块内部的动态功耗，实现芯片的低功耗设计。现在普通的集成电路流程中对门控时钟的使用一般分为如下几种委托代工厂商通过生产线设计或直接向代工厂商求购，即使用真正的物理器件搭建并进行测试，由此获得相关的时序和物理数据。该方法测试结果较为精准，集成电路设计部门使用较为方便，但缺点在于成本较高；利用RTL语言直接搭建，该方法的优势在于集成电路设计部门较易实现，前端的设计和测试验证也非常便利，但是其也存在一定的缺陷后端布局布线时若设为自动布局则器件之间物理距离无法控制，器件的连接非常松散，不能实现结构的真正绑定，在时序时隙上容易产生不利的影响；实行定制电路设计，但无法实现芯片设计的灵活性，一旦出现工艺更换或架构调整则需要重新制定电路及其尺寸、限制规则等。经对现有技术的文献检索发现，张永新等人在《微电子学与计算机》，2004年1月·第21卷第1期，第23-26页上发表的“门控时钟的低功耗设计技术”，该文为设计者提供了一种利用布局工具在芯片布局阶段自动插入门控时钟单元的方法，其主要特征就是由工具根据某个逻辑部分的特定功能及性能，自动选取标准单元库中的器件形成门控时钟单元。但该方法由于无法将门控单元的组成器件在物理位置上彻底绑定，因此其对电路整体的时延、面积影响均不固定，同时由于在前端设计时无法对门控时钟单元进行例化，因此会对芯片整体的设计验证造成一定的不便。由此可见，传统的门控时钟搭建或使用方法从经济和效率上来说，对集成电路设计部门都作出了种种限制，因此非常有必要找到一种合理的、简便地通过EDA工具和标准单元库直接生成门控时钟的方法。
技术实现思路
本专利技术旨在克服上述门控时钟单元的设计方式给集成电路设计部门带来的不便和困难，提供一种，使其能简便地生成门控时钟单元及其相关文件，从而实现其简便生成和简便运用。本专利技术是通过以下技术方案实现的，本专利技术运用EDA工具直接根据标准单元库器件来生成门控时钟单元，其步骤包括单元结构的定义、结构的搭建、布局布线、RC参数的提取、时序库文件与物理库文件的生成及验证模型构建。以下详细说明1、单元结构的定义门控时钟单元结构的确定是实现相关设计和文件生成的基础。门控时钟单元的结构形式较多。从主器件的采用来说可分为基于锁存器(latch)和寄存器(flip-flop，ff)的两类，通常为了防止毛刺的产生，使用锁存器和寄存器来搭建，事实上也存在EDA工具支持的不使用latch或者ff的clock gating cell；从产生时钟的使用类型来说可分为上升沿有效(posedege)和下降沿有效(negedge)两类；在具有测试模式(test mode)的情况下，还可根据gating最终的使能信号产生位置分为前向控制(pre-control)和后向控制(post-control)；若对采样使能信号需要监控，则还可分为有监控点(obs)和无监控点两类。对上述各分类要求的组合，构成了clock gating cell的结构组成和命名规则的基本规律。在结构确定的同时，也需要对门控时钟单元的引脚(pin)的用途作特定定义。由于门控时钟单元的结构被严格规定在如上述几种类型之内，因此其所有信号的用途都会被严格定义，这就是信号相应的属性(attribute)定义。以最常用的latch_posdege_precontrol和latch_posdege_postcontrol两种类型为例，其信号主要分为下述几类1.clock_gate_enable_pin模块时钟使能信号en； 2.clock_gate_clock_pin输入时钟信号clk；3.clock_gate_test_pin测试模式使能信号se；4.clock_gate_out_pin输出时钟信号gclk。对于如latch_posedge_precontrol_obs这样具有监控点信号的clock_gating_cell，还有clock_gate_obs_pin使能监控点信号obs_pin。需要指出的是，clock_gating_cell对pin脚信号的定义仅限于上述五种，synopsys的DC工具会根据clock_gating_cell的架构类型自动去搜索相应规定好的pin脚信号。如果在其中添加了一些不符合clock_gating_cell要求的pin脚信号的话，则会被工具默认为一个无用pin脚。例如在设计中希望通过使用reset信号将latch或flip-flop上的信号清零，但是这种reset信号是无法在clock_gating_cell的pin脚信号类型中找到相应的定义。2、结构的搭建在结构确定完成后，可通过相应工艺的标准单元库文件将整个结构搭建起来，即确定特定的器件及其互相的连接关系。一般情况下，应直接采用网表而非使用RTL行为描述语言来搭建该种结构。完成后使用综合工具(如SynopsysDesign Compiler)对门控时钟单元结构进行综合，其中需要重点对该结构的端口信号做出一定的约束信号输入输出时延；输入信号驱动能力；输出信号负载大小；扇出限制；通过此过程得到物理位置约束文件，提交布局布线工具使用。3、布局布线布局布线工具(如Synopsys Astro)通过读物理位置约束文件和标准单元库，将门控时钟单元结构所使用的器件选择出来进行特定位置的摆放，并生成相关的输入输出和连接信号线，以符合约束文件的要求。需要注意的是，在输入输出信号的引脚摆放方向的设置上，必须与硬核设计(Hardmacro)有所区别，即引脚的输入输出方向须便于在横向和纵向层次上都能实现引脚的利用，而非硬核设计时常用的单一方向导出引脚方式。在本专利技术中，引脚的引出位置被设定在相邻横向与纵向金属层之间的通路(via)上，这样在芯片设计时，单元引脚在横向与纵向上都能被方便地利用。此外，还应该防止在门控时钟单元周围打上屏蔽层(blockage)，从而节约芯片整体的布线空间。之所以采用这种方法，是为了实现门控时钟单元与标准单元库在使用上的基本等效。4、RC参数的提取完成布局布线之后可利用工具抽取门控时钟单元内部和端口上的RC参数信息。5、时序库文件与物理库文件的生成将RC参数导入到库文件提取工具(如Synopsys Primetime)中，生成时序库文件(.lib文件)。此时得到的库文件并不能作为门控时钟单元的基本时序库文件，这是因为相应的时钟输出端口在被后端工具检验时，是无法认为有时钟输出的。为了能克服上述困难，本专利技术所提出的解决方法就是对相应的输入输出端口管脚的定义作符合门控时钟单元库文件格式的改动。以latch_posedge_precontrol类型门控时钟为例(1)在cell属性中添加clock_gating_integrated_cell声明；(2)在输入时钟信号上添加clock_gate_clock_pin声明，并删除原有的clock声明；(3)在相应的模块使能信号上添加clock_gate_enable_pin声明；(4)在相应的测试使能信号上添加clock_gate_tes本文档来自技高网...

【技术保护点】
一种直接根据标准单元库器件生成门控时钟单元的方法，其特征在于，运用ＥＤＡ工具直接根据标准单元库器件来生成门控时钟单元，其步骤包括：（１）单元结构的定义：根据门控时钟单元的结构类型，对各分类要求的组合，构成了ｃｌｏｃｋｇａｔｉｎｇ ｃｅｌｌ的结构组成和命名规则的基本规律，在结构确定的同时，对门控时钟单元的引脚ｐｉｎ用途作定义；（２）结构的搭建：在完成结构的确定后，通过标准单元库文件直接采用网表搭建整个结构，并使用综合工具实现对门控时钟单元结构的综合，其中需 要重点对该结构的端口信号做出约束，通过此过程得到物理位置约束文件，提交布局布线工具使用；（３）布局布线：布局布线工具通过读物理位置约束文件和标准单元库，将门控时钟单元结构所使用的器件选择出来进行特定位置的摆放，并生成相关的输入输出和 连接信号线，以符合约束文件的要求；（４）ＲＣ参数的提取：完成布局布线之后利用工具抽取门控时钟单元内部和端口上的ＲＣ参数信息；（５）时序库文件与物理库文件的生成：将ＲＣ参数导入到库文件提取工具中，生成时序库文件；（６） 验证模型构建：在时序库文件与物理库文件形成之后，根据门控时钟单元时序特性，建立门控时钟单元的行为级仿真模型。...

【技术特征摘要】
1.一种直接根据标准单元库器件生成门控时钟单元的方法，其特征在于，运用EDA工具直接根据标准单元库器件来生成门控时钟单元，其步骤包括(1)单元结构的定义根据门控时钟单元的结构类型，对各分类要求的组合，构成了clock gating cell的结构组成和命名规则的基本规律，在结构确定的同时，对门控时钟单元的引脚pin用途作定义；(2)结构的搭建在完成结构的确定后，通过标准单元库文件直接采用网表搭建整个结构，并使用综合工具实现对门控时钟单元结构的综合，其中需要重点对该结构的端口信号做出约束，通过此过程得到物理位置约束文件，提交布局布线工具使用；(3)布局布线布局布线工具通过读物理位置约束文件和标准单元库，将门控时钟单元结构所使用的器件选择出来进行特定位置的摆放，并生成相关的输入输出和连接信号线，以符合约束文件的要求；(4)RC参数的提取完成布局布线之后利用工具抽取门控时钟单元内部和端口上的RC参数信息；(5)时序库文件与物理库文件的生成将RC参数导入到库文件提取工具中，生成时序库文件；(6)验证模型构建在时序库文件与物理库文件形成之后，根据门控时钟单元时序特性，建立门控时钟单元的行为级仿真模型。2.根据权利要求1所述的直接根据标准单元库器件生成门控时钟单元的方法，其特征是，步骤(1)中，所述的门控时钟单元的结构类型，具体如下从主器件的采用来说分为基于锁存器和寄存器两类；从产生时钟的使用类型来说分为上升沿有效和下降沿有效两类；在具有测试模式的情况下，根据gating最终的使能信号产生位置分为前向控制和后向控制；若对采样使能信号需要监控，则还分为有监控点和无监控点两类。3.根据权利要求1所述的直接根据标准单...

【专利技术属性】
技术研发人员：谢憬，陈进，王琴，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：31[中国|上海]