【技术实现步骤摘要】
本专利技术为一种逻辑分析仪的资料撷取处理方法及其装置，尤指具有撷取完整的时脉致能信号的分析仪，且此分析仪亦可让使用者明白两个时脉致能信号之间有多少时间间隔。
技术介绍
现今在电子产品日益数字化的今日，传统的示波器已不足以量测动则8到16通道以上的信号，虽然线上模拟器(ICE)能解决很多数字化的问题，但真正时序问题乃无法由偏重软件开发导向的线上模拟器来处理，再加上线上模拟器专用于特定微电脑系统，因此逻辑分析仪乃成为电子工程师们必备的量测仪器之一，它能把所需要的数据以很有条理的格式(Format)表示出来，使用者能很方便的将数字电路的动作过程显示在逻辑分析仪的屏幕上。现今的逻辑分析仪有两种分析模式，一种是异步模式(Asynchronous Mode)又称「时序分析」，它在屏幕上显示波形的方式和示波器十分相似。另一是同步模式(Synchronous Mode)又称为「状态分析」，它的取样时脉讯号即是由待测物所提供的，因而称为「同步」；由上可知，时序分析与状态分析所使用的取样时脉是不同的，在状态分析模式中，我们是以其中某一频道的讯号来当取样时脉(通常是待测物的时脉)，...
【技术保护点】
一种逻辑分析仪的资料撷取处理方法，其分析仪内包括有控制单元及时间延迟电路，该控制单元包含有存储器与第二计数器，而时间延迟电路则包含有第一计数器与缓冲器，并依下列步骤进行：提供并储存一时间延迟默认值于时间延迟电路的缓冲器内，依据一特定参数预先重置至少一个时脉限定讯号；触发第一计数器的预先重置，将缓冲器里的时间延迟默认值传送到第一计数器，驱动第一计数器开始计数，直到其计数达到时间延迟默认值为止；当第一计数器计数达到时间延迟默认值时，控制单元会抓取待测物中的检测数据，且该待测物与逻辑分析仪呈电性连接；当第一计数器达到时间延迟默认值时，即触发第二计数器的预先重置，并开始计数，直到再...
【技术特征摘要】
1.一种逻辑分析仪的资料撷取处理方法，其分析仪内包括有控制单元及时间延迟电路，该控制单元包含有存储器与第二计数器，而时间延迟电路则包含有第一计数器与缓冲器，并依下列步骤进行提供并储存一时间延迟默认值于时间延迟电路的缓冲器内，依据一特定参数预先重置至少一个时脉限定讯号；触发第一计数器的预先重置，将缓冲器里的时间延迟默认值传送到第一计数器，驱动第一计数器开始计数，直到其计数达到时间延迟默认值为止；当第一计数器计数达到时间延迟默认值时，控制单元会抓取待测物中的检测数据，且该待测物与逻辑分析仪呈电性连接；当第一计数器达到时间延迟默认值时，即触发第二计数器的预先重置，并开始计数，直到再次触发第一计数器的预先重置为止。2.如权利要求1所述的逻辑分析仪的资料撷取处理方法，其中当该第二计数器停止计数后，会将数值储存在存储器里，并显示于显示装置上。3.如权利要求1所述的逻辑分析仪的资料撷取处理方法，其中只有在时脉致能信号期间，逻辑分析仪才会有取样时脉的输入。4.如权利要求3所述的逻辑分析仪的资料撷取处理方法，其中当第一计数器开始计数，此时，时脉致能信号输出为低；而当第一计数器计数到时间延迟默认值时，此时，时脉致能信号输出为高。5.一种逻辑分析仪的资料撷取处理方法，其分析仪内包括有控制单元及时间延迟电路，该控制单元包含有存储器与第二计数器，而时间延迟电路则包含有第一计数器与缓冲器，其依下列步骤进行提供并储存一时间延迟默认值于时间延迟电路的缓冲器内；依据一特定参数预先重置至少一个时脉限定讯号；触发第一计数器的预先重置，将缓冲器里的时间延迟默认值传送到第一计数器，驱动第一计数器开始计数，直到其计数达到时间延迟默认值为止；当第一计数器计数达到时间延迟默认值时，控制单元会抓取待测物中的检测数据，且该待测物与逻辑分析仪呈电性连接；当第一计数器计数达到时间延迟默认值时，即触发第二计数器的预先重置并开始计数，直到再次触发第一计数器的预先重置为止，其中，当该第二计数器停止计数后，会将数值储存在存储器里，并显示在显示装置上。6.如权利要求5所述的逻辑分析仪的资料撷取处理方法，其中只有在时脉致能信号期间，逻辑分析仪才会有取样时脉的输入。7.如权利要求6所述的逻辑分析仪的资料撷取处理方法，其中当第一计数器开...
【专利技术属性】
技术研发人员：郑秋豪，郑铭国，曾俊峰，张宏业，
申请(专利权)人：孕龙科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。