计算机系统及处理错误的方法技术方案

一种计算机系统，包括用链路彼此连接并彼此同步操作的多个系统（１０、２０）。所述多个系统（１０、２０）各包括容错控制器（１５、２５）、ＣＰＵ（１１、２１）、底板管理控制器（１４、２４）和多个硬件模块（１２／１３、２２／２３）。ＣＰＵ（１１、２１）与容错控制器（１５、２５）相连。底板管理控制（１４、２４）与容错控制器（１５、２５）相连。多个硬件模块（１２／１３、２２／２３）与容错控制器（１５、２５）相连。当收到多个系统（１０、２０）中的任何一个系统出现故障时，容错控制器（１５、２５）向与一故障相对应地预定的ＣＰＵ（１１、２１）和底板管理控制器（１４、２４）中的一个输出关于该故障的中断。

【技术实现步骤摘要】

本专利技术涉及在计算机系统中处理错误的方法，特别是涉及用在多路复用计算机系统中的处理错误的方法。现有技术大家知道存在一种具有高可靠性的计算机系统例如容错计算机系统。在容错计算机系统中，构成计算机系统的所有硬件模块是双分的或多路复用的。由此可见，例如即使系统的某一部分出现故障。也能将有故障的硬件模块分离而继续正常硬件模块下的进程。所以对故障的容度能得到改善。出现在计算机系统的错误对系统有不同的影响等级。如果使用同一种方法处理所有的错误，那么必须使用处理影响等级高的错误的方法。在这种情况下，即使错误的影响等级低，也要用不必要的周全的方法来处理。这使得系统的负担不必要地加大，可能使处理性能受到过多的影响。因此，要求能有与系统受影响的等级相对应的处理错误的技术。与上面的描述有关，日本专利申请公报(JP-A-Heisei，7-200334)披露了一种双同步驱动方法。在这个双同步驱动方法中，采用相同的指令和相同的数据输入同步地驱动彼此基本上相同的两个处理器组。两组处理器中的一个被指定为现用组，另一个被指定为备用组。用来检测硬件故障的故障检测电路连接至两组处理器的每一组。这里，如果硬件故障出本文档来自技高网...

【技术保护点】
一种计算机系统，包括：通过链路彼此连接配置并彼此同步地操作的多个系统，其中所述多个系统中的每个系统包括：容错控制器，与所述容错控制器相连配置的ＣＰＵ，与所述容错控制器相连配置的底板管理控制器， 与所述容错控制器相连配置的多个硬件模块，当收到所述多个系统中的任何一个系统出现的故障时，所述容错控制器向与所述故障相对应地预定的所述ＣＰＵ和所述底板管理控制器中的至少一个输出关于所述故障的中断。

【技术特征摘要】
JP 2004-12-21 2004-3686741.一种计算机系统，包括通过链路彼此连接配置并彼此同步地操作的多个系统，其中所述多个系统中的每个系统包括容错控制器，与所述容错控制器相连配置的CPU，与所述容错控制器相连配置的底板管理控制器，与所述容错控制器相连配置的多个硬件模块，当收到所述多个系统中的任何一个系统出现的故障时，所述容错控制器向与所述故障相对应地预定的所述CPU和所述底板管理控制器中的至少一个输出关于所述故障的中断。2.根据权利要求1所述的计算机系统，其特征在于所述容错控制器包括为判断所述故障的原因和种类而配置的故障检测电路，为存储所述原因和所述种类而配置的错误原因存储单元，和中断切换电路，其配置成用于向与所述故障的所述种类相对应地预定的所述CPU和所述底板管理控制器中的至少一个输出所述中断。3.根据权利要求2所述的计算机系统，其特征在于当所述多个系统的另一系统中出现所述故障时，所述故障检测电路将出现所述故障的所述另一系统分离，所述中断切换电路向所述CPU和所述底板管理控制器输出所述中断。4.根据权利要求2所述的计算机系统，其特征在于当所述CPU和作为所述多个硬件模块之一的存储器两者中的一个出现所述故障时，所述故障检测电路将所述CPU和所述存储器两者中出现所述故障的所述一个分离，所述中断切换电路向所述CPU和所述底板管理控制器输出所述中断。5.根据权利要求2所述的计算机系统，其特征在于当作为所述多个硬件模块之一的I/O设备中出现所述故障时，所述故障检测电路将出现所述故障的所述I/O设备分离，所述中断切换电路向所述CPU输出所述中断。6.根据权利要求2所述的计算机系统，其特征在于所述容错控制器进一步包括CPU模块方式存储单元，其配置为用于存储指示现用CPU和备用CPU中哪一个与所述容错控制器相连的CPU方式数据，当所述故障涉及所述多个系统的多路复用时，所述中断切换电路基于所述CPU模块方式存储单元中的所述CPU方式数据，向与所述中断切换电路相连的所述CPU输出所述中断。7.根据权利要求2所述的计算机系统，其特征在于当所述故障是能通过所述多个硬件模块之一进行校正的轻故障时，所述中断切换电路向所述底板管理控制器输出所述中断。8.根据权利要求2至7中的任一权利要求所述的计算机系统，其特征在于所述CPU和所述底板管理控制器中收到关于所述故障的所述中断的所述至少一个，从所述错误原因存储单元读取所述原因并对与所述原因相对应的所述故障进行处理。9.根据权利要求8所述的计算机系统，其特征在于所述容错控制器进一步包括可视设置存储单元，其被设置为在所述CPU从所述错误原因存储单元读取所述原因时，基于所述种类，屏蔽所述原因。10.一种处理错误的方法，其特征在于包括步骤(a)当包括在计算机系统中的多个系统中的任何一个系统出现故障时，判断所述故障的原因和种类，其中，所述多个系统通过链路彼此相连并彼此同步地操作，和(b)向与所述故障的种类相对应地预定的至少一个目的地输出关于所述故障的中断。11.根据权利要求10所述的处理错误的方法，其特征在于进一步包括(c)由所述至少一个目的地，对与所述...

【专利技术属性】
技术研发人员：竹森康，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]