【技术实现步骤摘要】
本专利技术涉及一种具有双工系统的容错计算机，以及控制这种容错计算机的方法。
技术介绍
近年来，计算机越来越多的功能使得计算机的使用领域更加广泛。这种计算机需要甚至在发生故障的情况下也能继续操作。例如，满足这一要求的一个解决办法是如在日本特开专利公开No.1998-177498中所公开的容错技术。构建在容错技术上的容错计算机具有双工系统，每一个双工系统都包括有CPU子系统和IO子系统。容错计算机通过比较双工系统以确定各系统是否相互同步地操作，来检测错误的发生。具有双工系统的容错计算机采用锁步系统，用于基于共用内部时钟来彼此同步地操作两个CPU子系统。一些容错计算机具有用于在两个IO子系统之间进行通信的高速接口，该接口采用与内部时钟异步地操作的串行链路。当IO子系统之一访问那些容错计算机的两个CPU子系统时，CPU子系统中的一个仅通过内部路径访问，而另一个CPU子系统则通过高速接口来访问。因此，为了实现对两个CPU子系统的同步访问，内部时钟和高速接口的时钟需要相互同步。通常，通过在一定循环周期之内的给定时间用内部时钟替换高速接口的时钟，来实现双工系统的CPU子系统...
【技术保护点】
一种容错计算机，包括：双工系统；所述双工系统的每一个都包括：ＣＰＵ子系统，其基于所述双工系统的共用时钟来操作，用于控制对ＣＰＵ和存储单元的访问；以及ＩＯ子系统，其异步地操作或者基于ＩＯ子系统中的计数器的时钟来 操作，用于控制从外部电路输入到所述ＣＰＵ子系统以及从所述ＣＰＵ子系统输出到外部电路的数据；所述ＩＯ子系统包括：传输装置，用于为要传输到成对的ＩＯ子系统的数据分配传输时间，并且将数据传输到成对的ＩＯ子系统；以及接收装置 ，用于异步地接收从成对的ＩＯ子系统传输的数据...
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。