【技术实现步骤摘要】
本专利技术涉及存储器访问技术，具体地说，涉及一种具有地址卷绕功能(WRAP)的直接存储器访问(DMA)控制器以及利用该控制器实现源地址和目的地址间数据传送的方法。
技术介绍
DMA可实现存储空间的不同区域之间数据的传送交换，其存储访问过程中无需CPU的介入，由DMA控制器完成所有的控制。图1示出了现有的DMA控制器的结构图。其中，总线从(Slave)接口单元101与CPU相连，CPU通过该接口配置DMA的控制逻辑和寄存器组单元103的控制参数，实现对DMA各种工作模式的控制功能；DMA请求和响应接口单元102用来处理内存到外设、外设到内存和外设到外设依次通过总线Master接口单元105、信道逻辑和寄存器组单元104传送的或直接通过总线Master接口单元105传送的DMA请求和应答信号，并与CPU交互；信道逻辑和寄存器组单元104通过数据线和地址线与总线Master接口单元105相连，并由CPU通过总线Slave接口单元101来配置，实现对DMA的各个通道的参数设置，各个通道彼此独立，分别具有一组专用寄存器和控制逻辑，允许进行不同的访问控制和不同内容的传输；...
【技术保护点】
一种直接存储器访问ＤＭＡ控制器，包括总线从接口单元，控制逻辑和寄存器组单元，总线主接口单元、直接存储访问请求和响应接口单元，与总线主接口单元通过数据线和地址线相连的通道逻辑和寄存器组单元，以及中断请求逻辑单元；其中，通道逻辑和寄存器 组单元包括，通过所述地址线与总线主接口单元相连的通道控制逻辑单元，受通道控制逻辑单元输出的先进先出地址信号的控制、通过所述数据线将来自总线主接口单元的数据缓存的先进先出缓冲区，受所述通道控制逻辑单元输出的地址信号控制、向总线主接口单元提供读写地址的地址控制逻辑单元，其特征在于，所述通道逻辑和寄存器组单元还包括，分别输出地址卷绕边界...
【技术特征摘要】
1.一种直接存储器访问DMA控制器，包括总线从接口单元，控制逻辑和寄存器组单元，总线主接口单元、直接存储访问请求和响应接口单元，与总线主接口单元通过数据线和地址线相连的通道逻辑和寄存器组单元，以及中断请求逻辑单元；其中，通道逻辑和寄存器组单元包括，通过所述地址线与总线主接口单元相连的通道控制逻辑单元，受通道控制逻辑单元输出的先进先出地址信号的控制、通过所述数据线将来自总线主接口单元的数据缓存的先进先出缓冲区，受所述通道控制逻辑单元输出的地址信号控制、向总线主接口单元提供读写地址的地址控制逻辑单元，其特征在于，所述通道逻辑和寄存器组单元还包括，分别输出地址卷绕边界和地址卷绕使能的卷绕控制寄存器，和地址卷绕逻辑控制单元；该地址卷绕逻辑控制单元将卷绕控制寄存器输出的地址卷绕边界在地址卷绕使能控制下转换为卷绕末地址，卷绕末地址与所述地址线的当前地址比较，当卷绕末地址与当前地址相等时输出用于置位当前地址为卷绕首地址的控制信号至地址控制逻辑单元。2.根据权利要求1所述的直接存储器访问控制器，其特征在于，所述地址卷绕逻辑控制单元包括，卷绕末地址转换电路，将卷绕控制寄存器输出的地址卷绕边界转换为卷绕末地址过渡信号，该卷绕末地址过渡信号与地址卷绕使能相与后输出；第一比较电路，将卷绕末地址转换电路输出的与当前地址比较，当卷绕末地址与当前地址相等时输出用于置位当前地址为卷绕首地址的控制信号。3.根据权利要求1或2所述的直接存储器访问控制器，其特征在于，所述地址卷绕逻辑控制单元还将卷绕控制寄存器输出的地址卷绕边界转换为卷绕中间地址，所述卷绕中间地址与当前地址比较，当卷绕中间地址与当前地址相等且当卷绕末地址与当前地址相等时输出卷绕中断信号至中断请求逻辑单元。4.根据权利要求3所述的直接存储器访问控制器，其特征在于，所述地址卷绕逻辑控制单元还包括，卷绕中间地址转换电路，将卷绕控制寄存器输出的地址卷绕边界在地址卷绕使能控制下转换为卷绕中间地址过渡信号，该卷绕中间地址过渡信号与地址卷绕使能相与后输出；第二比较电路，将卷绕中间地址电路输出的所述卷绕中间地址与当前地址比较，当卷绕中间地址与当前地址相等时输出第一高电压指示；第三比较电路，将卷绕末地址输出的所述卷绕末地址与当前地址比较，当卷绕末地址与当前地址相等时输出第二高电压指示；卷绕中断产生电路，将第一高电压指示与第二高电压指示进行或运算，输出卷绕中断信号。5.根据权利要求1或2所述的直接存储器访问控制器，其特征在于，所述卷绕控制寄存器输出的地址卷绕边界和地址卷绕使能分别为源地址卷绕边界和源地址卷绕使能，所述地址卷绕逻辑控制单元为源地址卷绕逻辑控制单元，所述地址控制逻辑单元为受通道控制逻辑单元输出...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。