一种提高RAM利用效率的方法技术

本发明专利技术公开了一种提高ＰＬＤ中ＲＡＭ的利用效率的方法，将ＲＡＭ读写数据的时钟频率与外部时钟频率分离，使用倍频时钟作为ＲＡＭ的时钟，在多个ＲＡＭ时钟周期内依次读写一个外部读写数据周期所读写的数据，使得位宽小的ＲＡＭ可以适用于位宽大的ＰＬＤ中的功能模块，同样也使得一块ＲＡＭ块可以适用于一个以上的ＰＬＤ中的功能模块，有效地提高了ＲＡＭ块的利用效率，节约了资源。

【技术实现步骤摘要】

本专利技术涉及数字电路设计领域，更具体的说，涉及到数字电路设计PLD(可编程逻辑器件)中RAM(随机存储模块)的使用。
技术介绍
PLD(Programmable Logic Device可编程逻辑器件)技术和FPGA(FieldProgrammable Gate Array现场可编程门阵列)技术是电子设计领域中最具活力和发展前途的一项技术，几乎能完成任何数字器件的功能，它如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由地设计一个数字系统。虽然PLD和FPGA两者名称有异，但两者的功能基本相同，只是实现原理略有不同。本专利技术所述的方法对PLD和FPGA都能适用且不存在原理性的区别，因此下文中忽略两者的区别，统称为可编程逻辑器件或PLD。复杂的PLD器件会嵌入一些RAM块，以满足存储数据的需要。这些RAM块的存储容量一般为512位、4096位等等。虽然不同的PLD器件可能包含不同数目不同种类的RAM块，但是，RAM块在PLD器件中的使用都存在共同的限制1、RAM块必须成块分配，如果一个RAM块分配给了一个功能模块，则不能被其他功能模块使用。2、每个本文档来自技高网...

【技术保护点】
一种提高ＲＡＭ利用效率的方法，其特征在于，该方法包括以下步骤：ａ、将所述的ＲＡＭ写数据的时钟频率设置为外部写数据的时钟频率的整数倍ｎ，将所述的ＲＡＭ读数据的时钟频率设置为外部读数据的时钟频率的整数倍ｎ；ｂ、写数据时，将一个外 部写数据的时钟周期所写入的数据分成ｎ份在ｎ个ＲＡＭ时钟周期内依次写入所述的ＲＡＭ，读数据时，依次在ｎ个ＲＡＭ时钟周期内从所述的ＲＡＭ中读出一个外部时钟周期内应读取的数据。

【技术特征摘要】
1.一种提高RAM利用效率的方法，其特征在于，该方法包括以下步骤a、将所述的RAM写数据的时钟频率设置为外部写数据的时钟频率的整数倍n，将所述的RAM读数据的时钟频率设置为外部读数据的时钟频率的整数倍n；b、写数据时，将一个外部写数据的时钟周期所写入的数据分成n份在n个RAM时钟周期内依次写入所述的RAM，读数据时，依次在n个RAM时钟周期内从所述的RAM中读出一个外部时钟周期内应读取的数据。2.根据权利要求1所述的方法，其特征在于，所述的整数倍n是分别根据所述的读和写数据的位宽与RAM的位宽的比值确定的。3.一种提高RAM利用效率的...

【专利技术属性】
技术研发人员：范嘉旗，张玉泉，李星，何军，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]