用于从流欠载/过载状况中恢复的装置、系统与方法制造方法及图纸

描述了用来从流欠载和／或过载状况中恢复的机器可读介质、方法和装置。在一些实施方案中，音频控制器可以抛弃所述流的任何不完整采样块。

【技术实现步骤摘要】
【国外来华专利技术】背景音频编解码器可以向音频控制器提供比该音频控制器被编程为可接受的采样数量更多的采样。如果该音频控制器不能接受这些额外的采样，则所述额外的采样可能会由于过载(over-run)而丢失。相反地，如果音频编解码器向音频控制器提供比该音频控制器被编程为可接受的数据量要少的数据，则该音频控制器可能会由于欠载(under-run)而将来自所述音频编解码器的其他数据解释为一个或更多个采样。欠载和过载这两种情况都可能导致音频质量降低和/或错误的情况。 附图说明在附图中以示例性而非限定性的方式图示说明了这里所描述的专利技术。为了图示说明的简单和明晰，图中的要素没有必要按比例绘制。例如，为了清晰，一些要素的尺寸可能相对于其他要素被夸大。此外，在被认为适当的地方，在这些图中重复了参考标号，以指示对应或者类似的要素。图1示出具有音频控制器的计算设备的实施方案。图2示出由图1的音频控制器所传输的帧的实施方案。图3示出图1的音频控制器的流量(flow)控制方法的实施方案。具体实施例方式以下内容描述了数据流技术。在以下描述中，阐述了大量具体的细节，例如逻辑实现、操作码、指定操作数的方式、资源划分/共享/复制的实现、系统组件的类型和相互关系、以及逻辑划分/综合选择，以便提供对本专利技术更完整的理解。然而，本领域的技术人员将会理解，没有这些具体的细节也可以实现本专利技术。此外，没有详细地示出控制结构、门级电路和全部软件指令序列，以免模糊了本专利技术。本领域的普通技术人员利用所包括的描述，无需非常规的试验(undue experimentation)就能够实现适当的功能。在说明书中提及“一种实施方案”、“实施方案”、“一种示例性的实施方案”等都是指所描述的实施方案可以包括具体的特点、结构或特性，但是并非每种实施方案都一定要包括所述具体的特点、结构或特性。而且，这些短语不一定是指同一种实施方案。此外，当关于某种实施方案来描述具体的特点、结构或特性时，认为无论是否明确地指出，本领域的技术人员在其知识范围内都可以结合其他实施方案来实现这种特点、结构或特性。可以用硬件、固件、软件或它们的组合来实现本专利技术的实施方案。本专利技术的实施方案也可以实现为存储在机器可读介质上的指令，这些指令可被一个或更多个处理器读取并执行。机器可读介质可以包括用于存储或发送机器(例如计算设备)可读形式的信息的任何机制。例如，机器可读介质可以包括只读存储器(ROM)；随机访问存储器(RAM)；磁盘存储介质；光存储介质；闪存设备；电、光、声或其他形式的传播信号(例如载波、红外线信号、数字信号等)，以及其他介质。图1中示出计算设备100的实施方案。计算设备可以包括处理器100和经由处理器总线104相互耦合的芯片组102。芯片组102可以包括一个或更多个集成电路封装(package)或芯片，所述集成电路封装或芯片将处理器100耦合到存储器106和音频控制器108。芯片组102还可以经由一条或更多条总线112将处理器耦合到计算设备的其他组件110(例如BIOS固件、键盘、鼠标、存储设备、网络接口等等)。在一个实施方案中，芯片组102可以包括存储器控制器114，以经由存储器总线116访问存储器106。存储器控制器114可以响应于与处理器100、音频控制器108以及计算设备的其他组件110相关联的存储器事务(transaction)，对存储器106进行访问。此外，存储器106可以包括提供可寻址存储位置的各种存储器件，存储器控制器114可以从所述可寻址位置读取数据，或是向所述可寻址位置写入数据。特别地，存储器106可以包括一种或更多种不同种类的存储设备，例如DRAM(动态随机访问存储器)设备、SDRAM(同步DRAM)设备、DDR(双倍数据率)SDRAM设备，或其他存储设备。音频控制器108可以控制存储器106和音频编解码器118之间的数据流量。音频控制器108可以集成在芯片组102中。然而，如所描绘的，音频控制器108也可以从芯片组102中分离出来。在这样的实施方案中，音频控制器108可以包括总线接口120、链路控制器122，以及一个或更多个DMA(直接存储器访问)控制器124。音频控制器108的总线接口120可以将音频控制器108耦合到芯片组102的总线接口120，从而成为音频控制器108到存储器106的接口，所述存储器106耦合到芯片组102的存储器控制器114。通过控制音频控制器108和编解码器118之间的链路，链路控制器122可以为音频控制器108提供到音频总线126以及耦合到音频总线126的编解码器118的接口。在一个实施方案中，音频总线126可以包括一个或更多个从每个编解码器118到音频控制器108的点对点串行输入链路。音频总线126还可以包括从音频控制器108到编解码器118的广播串行输出链路。链路控制器122可以生成帧128，并且可以根据音频总线协议经由音频总线126的链路接收帧128。在一个实施方案中，每个DMA控制器124可以由处理器100单独地编程，以在存储器106的缓存和一个或更多个编解码器118之间引流(stream)数据。音频编解码器118可以与结合在计算设备中和/或以别的方式耦合到计算设备的声卡、调制解调器、传真机、音频捕捉设备等相对应。在一个实施方案中，音频编解码器118可以集成到芯片组102中，可以安装在计算设备的主板上，可以安装在耦合到计算设备的附加卡(add-in card)上，和/或可以是耦合到计算设备的接口端口(未示出)的外部设备(例如坞站(docking station)、音频混频器等)的一部分。如图2中所示出，链路控制器122可以通过帧128从编解码器118接收音频流，所述帧128是由音频总线控制链路的控制信号130和音频总线串行数据输入链路的数据信号132所定义。特别地，控制信号130可以包括帧同步134，以指示帧128的开始。如所示出的，帧128可以包括命令/响应136、一个或更多个流标签(tag)、一个或更多个分组(packet)140以及可选的空字段(null field)142。命令/响应136可以包括请求帧128的接收者执行一些动作的命令，和/或可以包括对之前帧128的命令的响应。一般来说，流标签138可以指示分组140的开始，可以标示该分组140与哪个流相关联，并且可以指示分组140的长度。在一个实施方案中，帧128的每个流标签138可以包括流标识符(ID)144，所述流标识符指示该分组140与哪个流相关联。此外，每个流标签138可以包括实际分组长度146，所述实际分组长度指示后续分组140的长度(例如字节(byte)的数量)。流标签138可以允许编解码器118在单个帧128内传输多个流和/或单个流的多个分组140。此外，空字段142可以包括填充(pad)位/字节，它们将帧128扩展到固定长度或是某个帧单元长度的倍数。在另一个实施方案中，空字段142可以与音频链路的静止(quiescent)时段相关联，在该静止时段中没有数据被传送。如所示出的，每个分组140可以包括一个或更多个采样块148和可选空填充(null pad)150。空填充150可以将分组140填充到固定的分组长度或填充到某个帧单元长度的倍数。在另一个实施方案中，空本文档来自技高网...

【技术保护点】
一种方法，包括接收包括流的一个或更多个采样块的分组，以及在检测到所述分组的终点后，抛弃剩余的所述分组的任何不完整采样块。

【技术特征摘要】
【国外来华专利技术】US 2003-11-25 10/723,1351.一种方法，包括接收包括流的一个或更多个采样块的分组，以及在检测到所述分组的终点后，抛弃剩余的所述分组的任何不完整采样块。2.如权利要求1所述的方法，还包括接收所述分组的实际分组长度，以及基于所述实际分组长度检测所述分组的所述终点。3.如权利要求1所述的方法，还包括响应于接收所述流的同步信号，检测所述分组的所述终点。4.如权利要求1所述的方法，还包括响应于检测所述流的另一个分组，检测所述分组的所述终点。5.如权利要求1所述的方法，还包括接收指示所述分组的完整采样块数量的预期分组长度，接收指示所述分组的完整采样块数量的实际分组长度，以及尽管所述预期分组长度指示比所述实际分组长度更少的完整采样块数量，接受所述实际分组长度所指示的所述完整采样块数量。6.如权利要求1所述的方法，还包括接收指示所述分组的完整采样块数量的预期分组长度，接收指示所述分组的完整采样块数量的实际分组长度，以及尽管所述预期分组长度指示比所述实际分组长度更多的完整采样块数量，仅接受所述实际分组长度所指示的所述完整采样块数量。7.如权利要求1所述的方法，还包括仅仅向存储器的缓冲区传输所述分组的完整采样块。8.如权利要求1所述的方法，还包括将任何具有的字节数比定义的字节数少的采样块分类为不完整的采样块。9.一种装置，包括存储器接口，所述存储器接口用来访问存储器，链路控制器，所述链路控制器用来接收包括多个采样块的分组，并且用来抛弃所述分组的不完整采样块。直接存储器访问(DMA)控制器，所述DMA控制器用来从所述链路控制器接收完整采样块，并且用来通过所述存储器接口将所述完整采样块传输给所述存储器。10.如权利要求9所述的装置，其中所述链路控制器还将任何具有的字节数比定义的字节数少的采样块分类为不完整的采样块。11.如权利要求9所述的装置，其中所述链路控制器还接收所述分组的流标识符，以及响应于确定DMA控制器已经被配置为处理与所述流标识符相关联的流，向所述DMA控制器传输所述完整采样块。12.如权利要求9所述的装置，其中所述链路控制器用预期分组长度进行配置，所述预期分组长度指示预期用于所述流的每个分组的完整采样块数量，接收指示所述分组的完整采样块数量的实际分组长度，以及尽管所述预期分组长度指示比所述实际分组长度更少的完整采样块数量，接受所述实际分组长度所指示的所述完整采样块数量。13.如权利要求9所述的装置，其中所述链路控制器用预期分组长度进行配置，所述预期分组长度指示预期用于所述流的每个分组的完整采样块数量，接收指示所述分组的完整采样块数量的实际分组长度，以及尽管所述预期分组长度指示比所述实际分组长度更多的完整采样块数量，仅接受所述实际分组长度所指示的所述完整采样块数量。14.如权利要求9所述的装置，其中所述分组的每个采样块至少包括第一音频通道的第一采样和第二音频通道的第二采样。1...

【专利技术属性】
技术研发人员：佐哈尔博金，布伦特沙特兰德，小阿瑟亨特，米希尔沙赫，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]