移位寄存器、栅极驱动电路和显示面板制造技术

本发明专利技术实施例公开了一种移位寄存器、栅极驱动电路和显示面板。移位寄存器包括：第一输入模块、第二输入模块、第一输出模块、第二输出模块、第一输出控制模块和第二输出控制模块；第一输入模块用于根据第一起始信号和第一时钟信号控制第一节点的电位；第二输入模块用于根据第二起始信号和第一时钟信号控制第二节点的电位；第一输出控制模块用于控制第二节点的电位；第一输出模块用于根据第一节点的电位和第二节点的电位将第一电位信号或第二电位信号传输至移位寄存器的第一输出端；第二输出控制模块用于控制第三节点的电位；第二输出模块用于根据第一输出端的电位和第三节点的电位将第一电位信号或第二电位信号传输至移位寄存器的第二输出端。寄存器的第二输出端。寄存器的第二输出端。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路和显示面板


[0001]本专利技术实施例涉及显示
，尤其涉及一种移位寄存器、栅极驱动电路和显示面板。

技术介绍

[0002]随着显示技术的发展，人们对于显示面板的性能要求越来越高。
[0003]显示面板通常包括栅极驱动电路，栅极驱动电路包括多个级联的移位寄存器，现有移位寄存器结构存在输出信号不稳定以及输出信号的脉宽较短等问题，影响了显示面板的显示效果。

技术实现思路

[0004]本专利技术实施例提供一种移位寄存器、栅极驱动电路和显示面板，以实现延长移位寄存器输出的有效信号的脉宽，并提升移位寄存器的输出信号的稳定性。
[0005]第一方面，本专利技术实施例提供了一种移位寄存器，包括：第一输入模块、第二输入模块、第一输出模块、第二输出模块、第一输出控制模块和第二输出控制模块；
[0006]所述第一输入模块用于根据第一起始信号和第一时钟信号控制第一节点的电位；所述第二输入模块用于根据第二起始信号和所述第一时钟信号控制第二节点的电位，所述第二起始信号与所述第一起始信号的电位相反；
[0007]所述第一输出控制模块用于根据所述第一节点的电位、第一电位信号和第二时钟信号控制所述第二节点的电位；所述第一输出模块用于根据所述第一节点的电位和所述第二节点的电位将所述第一电位信号或第二电位信号传输至所述移位寄存器的第一输出端；
[0008]所述第二输出控制模块用于根据所述第一输出端的电位、所述第一电位信号和所述第二时钟信号控制第三节点的电位，所述第三节点与所述第一节点连接；所述第二输出模块用于根据所述第一输出端的电位和所述第三节点的电位将所述第一电位信号或所述第二电位信号传输至所述移位寄存器的第二输出端。
[0009]第二方面，本专利技术实施例还提供了一种栅极驱动电路，包括多个如第一方面所述的移位寄存器，多个所述移位寄存器级联连接；
[0010]第一级所述移位寄存器的第一起始信号输入端接入第一起始信号，第一级所述移位寄存器的第二起始信号输入端接入第二起始信号，第一级所述移位寄存器的第一输出端与下一级所述移位寄存器的第二起始信号输入端电连接，第一级所述移位寄存器的第二输出端与下一级所述移位寄存器的第一起始信号输入端电连接。
[0011]第三方面，本专利技术实施例还提供一种显示面板，包括如第二方面所述的栅极驱动电路，还包括：第一时钟信号线、第二时钟信号线、第一电位信号线和第二电位信号线；
[0012]所述第一时钟信号线用于向所述移位寄存器传输第一时钟信号；所述第二时钟信号线用于向所述移位寄存器传输第二时钟信号；所述第一电位信号线用于向所述移位寄存器传输第一电位信号；所述第二电位信号线用于向所述移位寄存器传输第二电位信号。
[0013]本专利技术实施例提供的移位寄存器、栅极驱动电路和显示面板，实现了通过调整第一起始信号的有效信号的脉宽来调整移位寄存器的第一输出端和第二输出端的输出信号的有效信号的脉宽，在设置第一起始信号的有效信号的脉宽大于第一时钟信号和第二时钟信号的有效信号的脉宽时，移位寄存器的输出信号的有效信号的脉宽也大于时钟信号的有效信号的脉宽，并且通过第一输出控制模块和第二输出控制模块还能减少移位寄存器的输出信号的电平损失。与现有技术相比，本专利技术实施例的技术方案能够延长移位寄存器输出的有效信号的脉宽，并提升移位寄存器的输出信号的稳定性。当移位寄存器的输出信号作为对驱动晶体管的栅极和发光器件的阳极进行初始化的晶体管的栅极驱动信号时，能够增加驱动晶体管的栅极和发光器件的阳极的初始化时间，从而减轻由初始化时间不充足带来的显示画面出现残影及显示异常等问题，有助于提升显示效果。另外，由于该移位寄存器的输出信号的有效信号的脉宽较宽，并且输出信号的稳定性较好，该移位寄存器的输出信号还可作为发光控制晶体管的栅极驱动信号，同样有助于提升显示效果。
附图说明
[0014]图1是本专利技术实施例提供的一种移位寄存器的模块结构示意图；
[0015]图2是本专利技术实施例提供的一种移位寄存器的驱动时序图；
[0016]图3是本专利技术实施例提供的另一种移位寄存器的模块结构示意图；
[0017]图4是本专利技术实施例提供的另一种移位寄存器的模块结构示意图；
[0018]图5是本专利技术实施例提供的另一种移位寄存器的模块结构示意图；
[0019]图6是本专利技术实施例提供的另一种移位寄存器的模块结构示意图；
[0020]图7是本专利技术实施例提供的另一种移位寄存器的结构示意图；
[0021]图8是本专利技术实施例提供的一种栅极驱动电路的模块结构示意图；
[0022]图9是本专利技术实施例提供的一种显示面板的结构示意图；
[0023]图10是本专利技术实施例提供的一种像素电路的结构示意图；
[0024]图11是本专利技术实施例提供的另一种显示面板的结构示意图；
[0025]图12是现有技术中的一种移位寄存器的结构示意图。
具体实施方式
[0026]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0027]正如
技术介绍
所述，现有移位寄存器结构存在输出信号不稳定以及输出信号的脉宽较短等问题，影响了显示面板的显示效果。经专利技术人研究发现，出现上述问题的原因在于：显示面板包括发光器件和驱动发光器件工作的像素电路，像素电路包括驱动晶体管、对发光器件的阳极进行初始化的晶体管以及对驱动晶体管的栅极进行初始化的晶体管，由移位寄存器构成的栅极驱动电路能够向像素电路中的各晶体管提供栅极驱动信号。现有技术中的移位寄存器的输出有效信号的脉宽通常取决于其输入的时钟信号的脉宽，显示面板工作在高刷新频率的工况下时，驱动像素电路工作的行扫描时间非常短，移位寄存器输入的时钟信号受限于行扫描时间，使得时钟信号的脉宽较短，进而导致移位寄存器的输出信号
也是短脉冲信号，因此像素电路中的初始化晶体管的栅极驱动信号的脉宽也较短，这样一方面会导致发光器件的初始化时间不足，使显示画面出现残影，另一方面会导致驱动晶体管栅极的初始化时间不足，从而引起显示画面显示不均，甚至出现显示异常。并且，现有技术中的移位寄存器的输出信号不稳定，存在电平损失问题，同样会影响显示面板的显示效果。
[0028]基于上述问题，本专利技术实施例提供了一种移位寄存器。图1是本专利技术实施例提供的一种移位寄存器的模块结构示意图，如图1所示，该移位寄存器包括：第一输入模块10、第二输入模块20、第一输出模块30、第二输出模块40、第一输出控制模块50和第二输出控制模块60；
[0029]第一输入模块10用于根据第一起始信号IN和第一时钟信号CLK1控制第一节点N1的电位；第二输入模块20用于根据第二起始信号INB和第一时钟信号CLK1控制第二节点N2的电位，第二起始信号INB与第一起始信号IN的电位相反；
[0030]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：第一输入模块、第二输入模块、第一输出模块、第二输出模块、第一输出控制模块和第二输出控制模块；所述第一输入模块用于根据第一起始信号和第一时钟信号控制第一节点的电位；所述第二输入模块用于根据第二起始信号和所述第一时钟信号控制第二节点的电位，所述第二起始信号与所述第一起始信号的电位相反；所述第一输出控制模块用于根据所述第一节点的电位、第一电位信号和第二时钟信号控制所述第二节点的电位；所述第一输出模块用于根据所述第一节点的电位和所述第二节点的电位将所述第一电位信号或第二电位信号传输至所述移位寄存器的第一输出端；所述第二输出控制模块用于根据所述第一输出端的电位、所述第一电位信号和所述第二时钟信号控制第三节点的电位，所述第三节点与所述第一节点连接；所述第二输出模块用于根据所述第一输出端的电位和所述第三节点的电位将所述第一电位信号或所述第二电位信号传输至所述移位寄存器的第二输出端。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出控制模块还用于在所述第二时钟信号由第一电位跳变至第二电位时，将所述第二节点的电位下拉至低于所述第二电位信号的电位；所述第一输出控制模块包括：第一晶体管、第二晶体管和第一电容；所述第一晶体管的栅极连接所述第二节点和所述第一电容的第二端，所述第一晶体管的第一极输入所述第二时钟信号，所述第一晶体管的第二极连接所述第一电容的第一端和所述第二晶体管的第二极；所述第二晶体管的栅极连接所述第一节点，所述第二晶体管的第一极输入所述第一电位信号。3.根据权利要求1所述的移位寄存器，其特征在于，所述第二输出控制模块还用于在所述第二时钟信号由第一电位跳变至第二电位时，将所述第三节点的电位下拉至低于所述第二电位信号的电位；所述第二输出控制模块包括：第三晶体管、第四晶体管和第二电容；所述第三晶体管的栅极连接所述第三节点和所述第二电容的第二端，所述第三晶体管的第一极输入所述第二时钟信号，所述第三晶体管的第二极连接所述第二电容的第一端和所述第四晶体管的第二极；所述第四晶体管的栅极连接所述第一输出端，所述第四晶体管的第一极输入所述第一电位信号。4.根据权利要求1所述的移位寄存器，其特征在于，所述第一输入模块包括第五晶体管，所述第五晶体管的栅极输入所述第一时钟信号，所述第五晶体管的第一极输入所述第一起始信号，所述第五晶体管的第二极连接所述第一节点；所述第二输入模块包括第六晶体管，所述第六晶体管的栅极输入所述第一时钟信号，所述第六晶体管的第一极输入所述第二起始信号，所述第六晶体管的第二极连接所述第二节点。5.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括第一输出单元和第二输出单元；所述第一输出单元用于根据所述第一节点的电位导通或关断，并在导通时将所述第一电位信号传输至所述第一输出端；所述第二输出单元用于根据所述第二节点的电位导通或关断，并在导通时将所述第二电位信号传输至所述移位寄存器的第一输出端；
优选地，所述第一输出单元包括第七晶体管，所述第七晶体管的栅极连接所述第一节点，所述第七晶体...

【专利技术属性】
技术研发人员：郭恩卿，盖翠丽，王玲，李俊峰，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：